Le TPU v10 hybride de Google : pourquoi les puces IA intègrent enfin des cœurs CPU pour les charges agentiques

À la mi-août 2026, le cabinet SemiAnalysis a rapporté des « rumeurs de marché » selon lesquelles Google travaillerait avec AMD sur un projet de TPU de 10ᵉ génération . Si cette information se confirme, la collaboration marquerait la première implication substantielle d'AMD dans un programme d'ASIC IA sur mesure — et elle signale bien plus qu'un simple remaniement de la chaîne d'approvisionnement : le début de la fin pour les accélérateurs IA purement matriciels .

Le partenariat présumé Google–AMD pour le TPU v10

SemiAnalysis, repris par Tom's Hardware et d'autres médias, indique que Google explore un ASIC IA hybride qui pourrait intégrer des cœurs CPU AMD dans le même boîtier que sa technologie d'accélération propriétaire . Les analystes estiment que Google s'intéresse à l'expertise d'AMD en matière d'encapsulation avancée et d'intégration 3D (SoIC), ainsi qu'à ses conceptions de cœurs CPU pour les charges de travail lourdes en calcul CPU .

Remettons les choses dans leur contexte. Broadcom reste le partenaire de longue date de Google pour la conception des TPU, avec un accord de coopération de cinq ans dévoilé en mars 2026, couvrant les générations v8 à v11 . MediaTek gère les E/S et la coordination de fabrication pour la génération actuelle Ironwood (TPU v7x) . L'implication d'AMD semblerait concerner un projet au sein de la génération v10 — pas nécessairement un remplacement complet de Broadcom, même si la production CoWoS d'Ironwood chez Broadcom aurait été revue à la baisse d'environ 32 000 wafers .

Par ailleurs, Google envisagerait de faire appel à Samsung Foundry pour la production de composants du v10 (nom de code « Ice Fish ») afin de diversifier ses sources au-delà de TSMC , et serait en négociations avancées avec Marvell pour d'autres puces IA sur mesure .

Réserve importante : Rien n'est confirmé par Google ou AMD. Le rapport de SemiAnalysis est une rumeur de marché, pas une annonce officielle, et le projet AMD pourrait concerner une SKU spécifique, une piste expérimentale ou une simple diversification .

Pourquoi les puces hybrides ont du sens pour l'IA agentique et l'apprentissage par renforcement

Le passage d'un ASIC purement matriciel à une puce hybride dotée de cœurs CPU intégrés est une réponse architecturale directe à l'évolution de la nature des charges de travail IA — en particulier l'apprentissage par renforcement (RL) et l'IA agentique.

L'IA agentique est limitée par le CPU, pas par le GPU

L'inférence par lots traditionnelle est presque entièrement dominée par le GPU : une requête entre, le GPU effectue une passe avant, les tokens ressortent . Les charges de travail d'IA agentique sont fondamentalement différentes. L'orchestration, la planification, l'appel d'outils, l'exécution dans un environnement isolé (sandbox) et l'interaction avec l'environnement sont toutes exécutées sur le CPU, pas sur le GPU .

Une étude académique a révélé que les charges de travail d'IA agentique dominées par les appels d'outils sont significativement limitées par le traitement sur le CPU, consommant jusqu'à 88 % de la latence de bout en bout . Une analyse distincte d'Akash Borate porte même ce chiffre à 90,6 % .

Le ratio CPU:GPU change radicalement

Dans les clusters d'entraînement IA, le ratio CPU/GPU est d'environ 1:7 ou 1:8 . À mesure que les charges de travail évoluent vers l'inférence, ce ratio tombe à 1:3 ou 1:4 . Pour les déploiements agentiques, Intel a révélé lors de sa conférence téléphonique sur les résultats du premier trimestre 2026 que certains clients utilisent déjà quatre CPU par GPU — un ratio de 1:1 dans certains clusters .

Morgan Stanley projette une croissance de 32,5 à 60 milliards de dollars du marché des CPU d'ici 2030, entièrement tirée par cette évolution . AMD elle-même a soutenu que l'IA agentique n'est pas une simple charge de travail d'inférence centrée sur le GPU, mais un flux de travail hétérogène de bout en bout nécessitant des CPU à haute densité de cœurs et à nombre élevé de threads pour l'orchestration et l'exécution en environnement isolé .

L'apprentissage par renforcement exige des boucles sandbox serrées

L'entraînement RL — en particulier pour les modèles agentiques — nécessite des cycles répétés d'exécution sandbox, de simulation d'environnement, de calcul de récompense et de mise à jour de la politique. Ces boucles impliquent une orchestration côté CPU substantielle qui n'est pas efficacement mappée sur les accélérateurs matriciels purs.

Le processeur Vera (88 cœurs, conception Olympus) de Nvidia et le Xeon 6+ d'Intel sont tous deux optimisés pour ce modèle de « boucle sandbox d'apprentissage par renforcement serrée » . L'industrie du matériel converge vers une vision commune : les futurs accélérateurs IA ne seront pas des moteurs matriciels purs.

Le TPU v10 hybride de Google comme indicateur avancé

En intégrant des cœurs CPU AMD directement sur le boîtier du TPU, Google pourrait éliminer les goulots d'étranglement liés au bus PCIe pour ces boucles agentiques gourmandes en CPU, réduire la latence et gérer le cycle « appel d'outil → étape environnement → mise à jour de la politique » sur une seule puce étroitement couplée. C'est l'incarnation matérielle de l'idée que les futurs systèmes IA seront des conceptions hétérogènes de type système-sur-puce qui mélangent les types de calcul en fonction de la phase de la charge de travail.

Implications plus larges

Domaine	Ce que cela signifie
Architecture	Les ASIC IA évoluent d'accélérateurs matriciels purs vers des chiplets hybrides CPU+accélérateur.
Signal de charge de travail	Le RL et l'IA agentique ont des profils de calcul fondamentalement différents (branchement, appels d'outils, orchestration) de l'entraînement dense — ils ont besoin de cœurs CPU, pas seulement de plus de FLOPs GPU.
Chaîne d'approvisionnement	Google fragmente ses partenariats TPU entre Broadcom, MediaTek, Marvell et maintenant AMD, réduisant sa dépendance à un seul fournisseur et accédant à des IP spécialisées.
Impact sur le marché	AMD obtient pour la première fois une tête de pont dans les ASIC IA sur mesure. Nvidia subit une pression architecturale de la part à la fois des concurrents GPU et de cette tendance aux ASIC hybrides.

En résumé

Le fait que Google intègre des cœurs CPU dans son TPU v10 n'est pas une modification incrémentale — c'est la reconnaissance que l'accélérateur IA de 2028 sera très différent de celui de 2024. L'IA agentique et l'apprentissage par renforcement réécrivent les règles de l'architecture de calcul, et la puce qui gère une boucle d'appel d'outils mille fois par seconde doit être construite différemment de la puce qui effectue une seule multiplication matricielle géante.

Si les rumeurs de SemiAnalysis sont exactes, Google et AMD sont en train de construire cette puce dès maintenant.