Samsung vise une commercialisation de la zHBM autour de 2029, voire dès 2028, mais le principal obstacle reste l’évacuation de la chaleur produite par l’accélérateur d’IA situé sous la mémoire. Le groupe annonce jusqu’à huit fois les performances de la HBM5 et plus de dix fois sa densité mémoire, mais il s’agit de p...
Publié parModifié avec GPT-5.6 LunaImages générées avec GPT Image 1.5
Réponse de recherche

Create a landscape editorial hero image for this Studio Global article: What are Samsung Electronics’ plans and technological challenges for commercializing its next-generation zHBM memory—unveiled as a concept a. Article summary: Samsung is positioning zHBM as a post-HBM5, true-3D AI-memory architecture, but it remains a concept rather than a qualified product. Its stated commercial target is around 2029, with an earlier 2028 introduction possibl. Topic tags: general, news, general web, user generated. Style: premium digital editorial illustration, source-backed research mood, clean composition, high detail, modern web publication hero. Use reference image context only for broad subject, composition, and topical grounding; do not copy the exact image. Avoid: logos, brand marks, copyrighted characters, real person likenesses, fake screenshots, UI text, readable text, watermarks, charts w
La zHBM est le pari de Samsung pour faire évoluer la mémoire des systèmes d’intelligence artificielle — non pas seulement en ajoutant davantage de piles HBM, mais en changeant complètement la géométrie du boîtier. Présentée sous forme de concept lors de la conférence Future of Memory and Storage 2026, cette architecture place la mémoire à haute bande passante directement au-dessus de l’accélérateur d’IA, plutôt qu’à ses côtés sur un interposeur. 1
4
Cette disposition pourrait raccourcir le trajet des données entre le calcul et la mémoire, avec à la clé davantage de bande passante et une meilleure efficacité énergétique. Mais la zHBM n’est pas encore un produit commercial qualifié. Samsung vise une arrivée autour de 2029, avec la possibilité d’une introduction dès 2028. D’ici là, le groupe devra démontrer que les gains annoncés peuvent être fabriqués, refroidis et maintenus de manière fiable. 13
Dans les systèmes HBM classiques, les piles de mémoire sont disposées à côté du processeur — GPU, CPU ou autre accélérateur — et communiquent avec lui via un interposeur. Cette organisation est généralement qualifiée de 2,5D.
La zHBM modifie ce schéma : les piles HBM sont empilées verticalement au-dessus de l’accélérateur, selon l’axe Z. 2
4 L’objectif est de réduire la distance parcourue par les données, ce qui pourrait augmenter la bande passante, diminuer l’énergie consacrée aux transferts et rendre les boîtiers d’IA plus compacts. Samsung présente cette approche comme une architecture mémoire 3D destinée aux besoins croissants de l’entraînement et de l’inférence à grande échelle.
3
4
Pour réaliser cette intégration, Samsung mise sur une fabrication au niveau de la tranche et sur la technologie de liaison cuivre-cuivre hybride. Contrairement aux microbosses soudées traditionnelles, cette méthode relie directement les surfaces de cuivre afin de permettre les interconnexions très denses nécessaires entre la logique et la mémoire. 10
14
Samsung estime qu’un système d’interface de nouvelle génération fondé sur la zHBM pourrait atteindre environ huit fois les performances de la HBM5 et plus de dix fois sa densité mémoire. Le groupe évoque également une amélioration potentielle de l’efficacité énergétique pouvant atteindre un facteur trois, ainsi qu’une réduction de plus de moitié de la résistance thermique. 3
11
25
Ces chiffres doivent toutefois être lus comme des projections de Samsung, et non comme des résultats issus de tests indépendants sur un produit disponible. La zHBM a été présentée comme un concept, tandis que ses spécifications commerciales définitives, son calendrier de production et les configurations d’accélérateurs compatibles restent à établir. 4
5
La référence à la HBM5 est elle aussi importante : il s’agit d’une comparaison avec une cible de feuille de route future, et non d’un essai direct entre du matériel zHBM commercialisé et un produit concurrent disponible. Tant que Samsung n’aura pas publié de composants qualifiés et de mesures réalisées au niveau système, ces annonces illustreront surtout l’ambition technologique du projet.
Le principal avantage de la zHBM — placer la mémoire directement au-dessus de l’accélérateur — constitue aussi son problème d’ingénierie le plus délicat. Les accélérateurs d’IA dégagent beaucoup de chaleur. Installer la mémoire au-dessus de la zone la plus chaude du boîtier risque donc de bloquer le chemin le plus direct pour évacuer cette chaleur. Le responsable de l’activité semi-conducteurs de Samsung aux États-Unis a identifié la gestion thermique comme le principal obstacle à la commercialisation de la zHBM. 13
Samsung a évoqué un dispositif baptisé « heat-pipe block », conçu pour extraire la chaleur de certains points chauds de l’empilement. Mais présenter un mécanisme thermique ne suffit pas à prouver qu’une solution est prête pour la production. L’entreprise devra encore montrer que la mémoire, les interfaces de liaison et l’accélérateur peuvent fonctionner ensemble de manière fiable sous la charge continue de serveurs d’IA. 13
18
Le refroidissement n’est d’ailleurs qu’un des verrous à lever. Un produit zHBM devra également atteindre un rendement de fabrication élevé pour les liaisons hybrides, garantir un alignement extrêmement précis entre de grandes puces, assurer une fiabilité à long terme, fonctionner avec les accélérateurs de ses clients et être produit à grande échelle à un coût acceptable.
La zHBM doit donc résoudre à la fois un problème de physique et un problème d’usine.
Samsung a indiqué que les premiers produits zHBM pourraient arriver autour de 2029, avec une introduction anticipée possible en 2028. 13 Il s’agit d’un objectif, pas d’une date de lancement ferme. Avant une adoption par les clients, le concept devra passer par la définition de l’architecture, la conception conjointe avec les accélérateurs, la validation thermique, les tests de fiabilité et la préparation de la fabrication en volume.
La zHBM évoluera aussi en parallèle des progrès de la HBM, de l’encapsulation avancée et de la conception des puces d’IA. Sa valeur ne dépendra donc pas uniquement de ses caractéristiques maximales, mais aussi de la volonté des fabricants d’accélérateurs de concevoir leurs produits autour d’un boîtier 3D plus étroitement intégré.
Parallèlement, Samsung prévoit de conserver un format de panneau de 415 × 510 mm pour son encapsulation fan-out au niveau panneau, ou FO-PLP, avec une production en volume ciblée pour 2028. Le groupe destine cette capacité à des boîtiers plus grands pour l’intelligence artificielle et le calcul haute performance. 17
24
Cette feuille de route s’inscrit dans la stratégie plus large de Samsung en matière d’encapsulation avancée, mais elle ne constitue pas une promesse de lancement de la zHBM. Une production FO-PLP en 2028 fournirait des capacités et une expérience industrielle supplémentaires ; elle ne prouverait pas, à elle seule, que l’empilement vertical de HBM est prêt pour un déploiement commercial.
Samsung souhaite également mettre en service dans les trois ans une deuxième usine de fonderie avancée à Taylor, au Texas, principalement pour répondre aux besoins de clients américains. 13
Associée à ses activités dans la mémoire et l’encapsulation, cette expansion traduit la volonté du groupe de proposer davantage d’éléments de la chaîne de production des futurs systèmes d’IA. Une telle intégration pourrait être utile, car la zHBM exige une coordination étroite entre la mémoire, la logique, les procédés de liaison, l’encapsulation et la conception des accélérateurs.
Elle ne fera toutefois pas disparaître les risques techniques fondamentaux : Samsung devra d’abord démontrer que l’architecture empilée verticalement satisfait aux exigences de température, de fiabilité, de rendement de production et de coût.
Avec la zHBM, Samsung fait son pari le plus net sur une nouvelle génération de mémoire pour l’IA. L’amélioration ne viendrait plus seulement de piles HBM conventionnelles supplémentaires, mais d’un changement de disposition : placer la mémoire au-dessus du processeur afin de raccourcir les interconnexions.
Le potentiel est considérable — bande passante accrue, densité supérieure, boîtiers plus compacts et meilleure efficacité énergétique. Mais la question décisive est beaucoup plus terre à terre : Samsung peut-il refroidir un accélérateur très puissant à travers, ou autour, d’un empilement de mémoire tout en fabriquant ce boîtier à liaison cuivre hybride avec un rendement fiable ?
Tant que cette démonstration n’aura pas été faite, les performances annoncées — environ huit fois celles de la HBM5 — et le calendrier 2028-2029 resteront des objectifs ambitieux de feuille de route, plutôt qu’une arrivée garantie sur le marché.
Studio Global AI
Cette page comprend une réponse basée sur la source que vous pouvez continuer dans Studio Global.
Samsung vise une commercialisation de la zHBM autour de 2029, voire dès 2028, mais le principal obstacle reste l’évacuation de la chaleur produite par l’accélérateur d’IA situé sous la mémoire.
Samsung vise une commercialisation de la zHBM autour de 2029, voire dès 2028, mais le principal obstacle reste l’évacuation de la chaleur produite par l’accélérateur d’IA situé sous la mémoire. Le groupe annonce jusqu’à huit fois les performances de la HBM5 et plus de dix fois sa densité mémoire, mais il s’agit de projections de feuille de route, pas de résultats validés sur un produit commercial.
Samsung prévoit également la production en volume de boîtiers fan out au niveau panneau au format 415 × 510 mm en 2028, ainsi que la mise en service d’une deuxième usine de fonderie avancée à Taylor, au Texas, dans le...
Samsung vise une commercialisation de la zHBM autour de 2029, voire dès 2028, mais le principal obstacle reste l’évacuation de la chaleur produite par l’accélérateur d’IA situé sous la mémoire. Le groupe annonce jusqu’à huit fois les performances de la HBM5 et plus de dix fois sa densité mémoire, mais il s’agit de p...
Publié parModifié avec GPT-5.6 LunaImages générées avec GPT Image 1.5
Réponse de recherche

Create a landscape editorial hero image for this Studio Global article: What are Samsung Electronics’ plans and technological challenges for commercializing its next-generation zHBM memory—unveiled as a concept a. Article summary: Samsung is positioning zHBM as a post-HBM5, true-3D AI-memory architecture, but it remains a concept rather than a qualified product. Its stated commercial target is around 2029, with an earlier 2028 introduction possibl. Topic tags: general, news, general web, user generated. Style: premium digital editorial illustration, source-backed research mood, clean composition, high detail, modern web publication hero. Use reference image context only for broad subject, composition, and topical grounding; do not copy the exact image. Avoid: logos, brand marks, copyrighted characters, real person likenesses, fake screenshots, UI text, readable text, watermarks, charts w
La zHBM est le pari de Samsung pour faire évoluer la mémoire des systèmes d’intelligence artificielle — non pas seulement en ajoutant davantage de piles HBM, mais en changeant complètement la géométrie du boîtier. Présentée sous forme de concept lors de la conférence Future of Memory and Storage 2026, cette architecture place la mémoire à haute bande passante directement au-dessus de l’accélérateur d’IA, plutôt qu’à ses côtés sur un interposeur. 1
4
Cette disposition pourrait raccourcir le trajet des données entre le calcul et la mémoire, avec à la clé davantage de bande passante et une meilleure efficacité énergétique. Mais la zHBM n’est pas encore un produit commercial qualifié. Samsung vise une arrivée autour de 2029, avec la possibilité d’une introduction dès 2028. D’ici là, le groupe devra démontrer que les gains annoncés peuvent être fabriqués, refroidis et maintenus de manière fiable. 13
Dans les systèmes HBM classiques, les piles de mémoire sont disposées à côté du processeur — GPU, CPU ou autre accélérateur — et communiquent avec lui via un interposeur. Cette organisation est généralement qualifiée de 2,5D.
La zHBM modifie ce schéma : les piles HBM sont empilées verticalement au-dessus de l’accélérateur, selon l’axe Z. 2
4 L’objectif est de réduire la distance parcourue par les données, ce qui pourrait augmenter la bande passante, diminuer l’énergie consacrée aux transferts et rendre les boîtiers d’IA plus compacts. Samsung présente cette approche comme une architecture mémoire 3D destinée aux besoins croissants de l’entraînement et de l’inférence à grande échelle.
3
4
Pour réaliser cette intégration, Samsung mise sur une fabrication au niveau de la tranche et sur la technologie de liaison cuivre-cuivre hybride. Contrairement aux microbosses soudées traditionnelles, cette méthode relie directement les surfaces de cuivre afin de permettre les interconnexions très denses nécessaires entre la logique et la mémoire. 10
14
Samsung estime qu’un système d’interface de nouvelle génération fondé sur la zHBM pourrait atteindre environ huit fois les performances de la HBM5 et plus de dix fois sa densité mémoire. Le groupe évoque également une amélioration potentielle de l’efficacité énergétique pouvant atteindre un facteur trois, ainsi qu’une réduction de plus de moitié de la résistance thermique. 3
11
25
Ces chiffres doivent toutefois être lus comme des projections de Samsung, et non comme des résultats issus de tests indépendants sur un produit disponible. La zHBM a été présentée comme un concept, tandis que ses spécifications commerciales définitives, son calendrier de production et les configurations d’accélérateurs compatibles restent à établir. 4
5
La référence à la HBM5 est elle aussi importante : il s’agit d’une comparaison avec une cible de feuille de route future, et non d’un essai direct entre du matériel zHBM commercialisé et un produit concurrent disponible. Tant que Samsung n’aura pas publié de composants qualifiés et de mesures réalisées au niveau système, ces annonces illustreront surtout l’ambition technologique du projet.
Le principal avantage de la zHBM — placer la mémoire directement au-dessus de l’accélérateur — constitue aussi son problème d’ingénierie le plus délicat. Les accélérateurs d’IA dégagent beaucoup de chaleur. Installer la mémoire au-dessus de la zone la plus chaude du boîtier risque donc de bloquer le chemin le plus direct pour évacuer cette chaleur. Le responsable de l’activité semi-conducteurs de Samsung aux États-Unis a identifié la gestion thermique comme le principal obstacle à la commercialisation de la zHBM. 13
Samsung a évoqué un dispositif baptisé « heat-pipe block », conçu pour extraire la chaleur de certains points chauds de l’empilement. Mais présenter un mécanisme thermique ne suffit pas à prouver qu’une solution est prête pour la production. L’entreprise devra encore montrer que la mémoire, les interfaces de liaison et l’accélérateur peuvent fonctionner ensemble de manière fiable sous la charge continue de serveurs d’IA. 13
18
Le refroidissement n’est d’ailleurs qu’un des verrous à lever. Un produit zHBM devra également atteindre un rendement de fabrication élevé pour les liaisons hybrides, garantir un alignement extrêmement précis entre de grandes puces, assurer une fiabilité à long terme, fonctionner avec les accélérateurs de ses clients et être produit à grande échelle à un coût acceptable.
La zHBM doit donc résoudre à la fois un problème de physique et un problème d’usine.
Samsung a indiqué que les premiers produits zHBM pourraient arriver autour de 2029, avec une introduction anticipée possible en 2028. 13 Il s’agit d’un objectif, pas d’une date de lancement ferme. Avant une adoption par les clients, le concept devra passer par la définition de l’architecture, la conception conjointe avec les accélérateurs, la validation thermique, les tests de fiabilité et la préparation de la fabrication en volume.
La zHBM évoluera aussi en parallèle des progrès de la HBM, de l’encapsulation avancée et de la conception des puces d’IA. Sa valeur ne dépendra donc pas uniquement de ses caractéristiques maximales, mais aussi de la volonté des fabricants d’accélérateurs de concevoir leurs produits autour d’un boîtier 3D plus étroitement intégré.
Parallèlement, Samsung prévoit de conserver un format de panneau de 415 × 510 mm pour son encapsulation fan-out au niveau panneau, ou FO-PLP, avec une production en volume ciblée pour 2028. Le groupe destine cette capacité à des boîtiers plus grands pour l’intelligence artificielle et le calcul haute performance. 17
24
Cette feuille de route s’inscrit dans la stratégie plus large de Samsung en matière d’encapsulation avancée, mais elle ne constitue pas une promesse de lancement de la zHBM. Une production FO-PLP en 2028 fournirait des capacités et une expérience industrielle supplémentaires ; elle ne prouverait pas, à elle seule, que l’empilement vertical de HBM est prêt pour un déploiement commercial.
Samsung souhaite également mettre en service dans les trois ans une deuxième usine de fonderie avancée à Taylor, au Texas, principalement pour répondre aux besoins de clients américains. 13
Associée à ses activités dans la mémoire et l’encapsulation, cette expansion traduit la volonté du groupe de proposer davantage d’éléments de la chaîne de production des futurs systèmes d’IA. Une telle intégration pourrait être utile, car la zHBM exige une coordination étroite entre la mémoire, la logique, les procédés de liaison, l’encapsulation et la conception des accélérateurs.
Elle ne fera toutefois pas disparaître les risques techniques fondamentaux : Samsung devra d’abord démontrer que l’architecture empilée verticalement satisfait aux exigences de température, de fiabilité, de rendement de production et de coût.
Avec la zHBM, Samsung fait son pari le plus net sur une nouvelle génération de mémoire pour l’IA. L’amélioration ne viendrait plus seulement de piles HBM conventionnelles supplémentaires, mais d’un changement de disposition : placer la mémoire au-dessus du processeur afin de raccourcir les interconnexions.
Le potentiel est considérable — bande passante accrue, densité supérieure, boîtiers plus compacts et meilleure efficacité énergétique. Mais la question décisive est beaucoup plus terre à terre : Samsung peut-il refroidir un accélérateur très puissant à travers, ou autour, d’un empilement de mémoire tout en fabriquant ce boîtier à liaison cuivre hybride avec un rendement fiable ?
Tant que cette démonstration n’aura pas été faite, les performances annoncées — environ huit fois celles de la HBM5 — et le calendrier 2028-2029 resteront des objectifs ambitieux de feuille de route, plutôt qu’une arrivée garantie sur le marché.
Studio Global AI
Cette page comprend une réponse basée sur la source que vous pouvez continuer dans Studio Global.
Samsung vise une commercialisation de la zHBM autour de 2029, voire dès 2028, mais le principal obstacle reste l’évacuation de la chaleur produite par l’accélérateur d’IA situé sous la mémoire.
Samsung vise une commercialisation de la zHBM autour de 2029, voire dès 2028, mais le principal obstacle reste l’évacuation de la chaleur produite par l’accélérateur d’IA situé sous la mémoire. Le groupe annonce jusqu’à huit fois les performances de la HBM5 et plus de dix fois sa densité mémoire, mais il s’agit de projections de feuille de route, pas de résultats validés sur un produit commercial.
Samsung prévoit également la production en volume de boîtiers fan out au niveau panneau au format 415 × 510 mm en 2028, ainsi que la mise en service d’une deuxième usine de fonderie avancée à Taylor, au Texas, dans le...