Le fleuron de la gamme est l'EPYC 9006 SP7. Voici ses spécifications clés, qui marquent un bond générationnel significatif :
| Spécification | Détails |
|---|---|
| Cœurs / Threads max | 256 cœurs Zen 6c / 512 threads, ou 96 cœurs Zen 6 jusqu'à 5,0 GHz |
| Cache L3 max (standard) | Jusqu'à 512 Mo (configuration de base Zen 6c) |
| Cache L3 max (Venice-X) | Jusqu'à 1 152 Mo avec 3D V-Cache |
| Bande passante mémoire | Jusqu'à 1,6 To/s via 16 canaux mémoire |
| Types de mémoire | DDR5-8000 et MRDIMM-12800 de 2e génération (12 800 MT/s) |
| PCIe | Premier CPU serveur avec PCIe Gen 6 (64 GT/s) et CXL 3.1 |
| TDP | Jusqu'à 600 W |
AMD a détaillé quatre sous-familles distinctes au sein de la gamme Venice. Chacune est adaptée à un segment de charge de travail spécifique et dispose de son propre calendrier de disponibilité :
| Variante | Socket | Cœurs max (Zen 6c) | Mémoire / E/S | Charge de travail cible | Disponibilité |
|---|---|---|---|---|---|
| EPYC 9006 SP7 | SP7 | Jusqu'à 256 Zen 6c / 96 Zen 6 | 16 canaux DDR5-8000 / MRDIMM-12800, PCIe Gen 6 | Exécution IA à haute densité, HPC | T4 2026 |
| EPYC 9006 SP8 | SP8 | 8 à ~192 Zen 6c | 8 canaux DDR5, 128 lignes PCIe Gen 6 | Serveurs d'entreprise grand public | S1 2027 |
| EPYC 9006X SP7 (Venice-X) | SP7 | Jusqu'à 96 cœurs + 3D V-Cache | 16 canaux MRDIMM-12800 / DDR5-8000 ; jusqu'à 1 152 Mo de cache L3 | HPC, prétraitement IA, charges sensibles au cache | S2 2027 |
| EPYC 9006 LP / Verano | SP7 (basse consommation) | Jusqu'à 72 Zen 6c | DDR5 / LPDDR5X basse consommation | Nœuds hôtes IA, baies à puissance limitée | S2 2027 |
Note sur les noms : La variante basse consommation est officiellement appelée EPYC 9006 LP par AMD. Certains médias utilisent « Verano » comme son nom de code . « Venice-X » est le nom officiel du modèle avec 3D V-Cache (EPYC 9006X SP7) .
AMD a formulé plusieurs affirmations de performance ambitieuses lors de la keynote, positionnant Venice comme une réponse compétitive directe aux efforts de Nvidia dans le domaine des CPU pour datacenters :
Ces chiffres sont les propres résultats de benchmark d'AMD présentés lors de la keynote . Une vérification indépendante est attendue une fois que les échantillons seront largement disponibles.
Les CPU Venice sont un composant central du système Helios d'AMD, une baie IA complète également dévoilée lors de l'événement . Helios est la première plateforme intégrée d'AMD à l'échelle de la baie, conçue pour concurrencer les offres de Nvidia.
Composition de la baie Helios selon les spécifications officielles d'AMD :
Client et statut des expéditions :