Le pari photonique de TSMC : une multiplication par 50 de la production de puces optiques d’ici 2028

TSMC parie gros sur la lumière. Le géant des semi-conducteurs accélère la montée en cadence de sa fabrication de circuits photoniques (PIC) à un rythme rarement vu dans l’industrie, visant une multiplication par 50 de sa capacité de production d’ici 2028. Cette décision répond directement à la croissance explosive des besoins en bande passante des data centers d’IA, où les liaisons en cuivre atteignent leurs limites physiques.

Le véhicule de cette transition est COUPE (Compact Universal Photonic Engine), la plateforme de photonique sur silicium de TSMC. La première génération de COUPE délivre 1,6 Tbps par moteur optique en utilisant huit voies 200G PAM4 de chaque côté, et la plateforme est entrée en production de masse en 2026 avec des expéditions en volume qui montent en puissance au milieu de l’année ^{S M N}. Une deuxième génération visant 6,4 Tbps est attendue en 2027, et une troisième, ciblant 12,8 Tbps, est déjà sur la feuille de route ^{L N}.

Les objectifs de capacité : de 500 à 25 000 tranches par mois

Le plan d’expansion est nettement échelonné. Selon des rapports récents du Commercial Times et de TrendForce, la capacité PIC de TSMC passera d’environ 500 tranches par mois actuellement à 10 000 tranches par mois d’ici le deuxième trimestre 2026. Au quatrième trimestre 2026, ce nombre passera à 15 000, et l’objectif pour 2028 est d’au moins 25 000 tranches par mois ^{M T T}.

Avec un rendement estimé de 648 puces par tranche, le rythme de 2028 produirait environ 194 millions de puces PIC par an à pleine capacité ^{T 1}. Pour donner un ordre d’idée, la capacité actuelle d’environ 500 tranches par mois génère environ 4 millions de puces par an ^T.

Clients clés : NVIDIA et Broadcom en tête

NVIDIA et Broadcom sont identifiés comme les premiers clients de la production en volume de COUPE, des commandes ayant déjà été passées ^{M A E}. Compte tenu de la capacité de production PIC limitée pendant la phase de montée en puissance initiale en 2026-2027, ces deux sociétés devraient être les principaux bénéficiaires de la production précoce ^T.

NVIDIA a agi de manière agressive pour sécuriser sa chaîne d’approvisionnement optique. En mars 2026, la société a investi 4 milliards de dollars (2 milliards chacun) dans Lumentum et Coherent, verrouillant des engagements d’approvisionnement pluriannuels pour des puces laser haute performance et des matériaux optiques avancés ^{E L}. NVIDIA prévoit de déployer des commutateurs basés sur COUPE, y compris des commutateurs photoniques Ethernet Spectrum-X au second semestre 2026, en utilisant la technologie SoIC de TSMC ^R.

La technologie : COUPE + SoIC-X

COUPE est fondamentalement une innovation d'assemblage. Elle utilise la technologie avancée SoIC-X (System on Integrated Chips) de TSMC pour empiler un circuit intégré électronique (EIC) directement sur un circuit intégré photonique (PIC) en utilisant une liaison hybride cuivre-cuivre ^{S T S}. L'EIC est produit avec un nœud de processus de classe 65 nm, tandis que le PIC gère le signal optique ^{S S}.

Cette intégration hétérogène est le facteur clé. En liant les puces électroniques et photoniques à un pas inférieur à dix micromètres, TSMC affirme que COUPE offre une amélioration de 5 à 10 fois de l'efficacité énergétique, une latence 10 à 20 fois inférieure et une empreinte plus compacte par rapport aux modules optiques enfichables traditionnels ^T.

L'approche a attiré un écosystème plus large. TSMC s'est associé aux éditeurs d'outils EDA Ansys, Synopsys et Cadence pour soutenir la conception photonique, et Himax a été confirmé comme le fournisseur exclusif de réseaux de micro-lentilles pour les deux premières générations de COUPE ^{S L M}.

Le marché du CPO atteint un point d'inflexion en 2026

2026 est largement décrite comme l'année où l'optique co-packagée (CPO) passe des déploiements pilotes à la production commerciale à grande échelle ^{H G}. Plusieurs études de marché convergent sur cette échéance : le marché du CPO est estimé entre 2,2 et 4,2 milliards de dollars en 2026, avec un taux de croissance annuel composé projeté de 25 à 35 % jusqu'en 2031 ^G. IDTechEx projette que le marché dépassera les 20 milliards de dollars d'ici 2036, avec un TCAC de 37 % ^I.

Les data centers d'IA sont le principal moteur de la demande. Le commutateur Ethernet Spectrum-6 de NVIDIA, dévoilé au CES 2026, offre une bande passante agrégée de 409,6 Tbps en utilisant des moteurs photoniques intégrés et réduit la consommation d'énergie des interconnexions de 5 fois par rapport à la génération précédente ^M. Broadcom et Marvell développent également des plates-formes CPO ciblant 1,6 T et au-delà ^{A P}.

L'histoire de l'efficacité énergétique est convaincante. Les systèmes traditionnels à base de cuivre et enfichables consommaient 12 à 15 picojoules par bit au début de 2025, tandis que les nouveaux systèmes CPO de Broadcom et NVIDIA fonctionnent à 5 pJ/bit ou moins, avec une feuille de route visant moins de 1 pJ/bit ^{M F}.

Défis de rendement et contraintes d'assemblage

Le plan d'expansion comporte des risques importants. Des rapports citent un rendement hypothétique d'empilement SoIC d'environ 50 % pour la production précoce, ce qui réduirait de moitié le nombre de moteurs optiques finis par rapport au nombre brut de puces PIC ^{T 1}. En tenant compte des pertes de rendement en aval, les expéditions réelles de moteurs optiques pourraient être considérablement inférieures — une estimation de 39 millions d'unités à la capacité actuelle, passant à 486 millions à l'objectif de 2028, contre 194 millions de puces brutes ¹.

La capacité d'assemblage avancé est elle-même un goulot d'étranglement. La capacité CoWoS (Chip-on-Wafer-on-Substrate) de TSMC est vendue jusqu'en 2026, et le PDG C.C. Wei a publiquement reconnu que CoWoS reste extrêmement tendu ^O. TSMC prévoit une croissance de la capacité CoWoS à un TCAC de plus de 80 % de 2022 à 2027, mais la photonique sur silicium entre désormais en concurrence pour le même complexe d'assemblage avancé — CoWoS et SoIC — déjà mis à rude épreuve par l'intégration des GPU et du HBM ^{T B}. Les analystes du secteur décrivent la capacité de photonique sur silicium de TSMC comme le prochain goulot d'étranglement probable de la chaîne d'approvisionnement en IA après CoWoS ^{M B}.

Résumé : la feuille de route de la capacité PIC de TSMC

Métrique	Actuel (2024-2025)	T2 2026	T4 2026	Objectif 2028
Capacité PIC (tranches/mois)	~500 MT	10 000 MT	15 000 MT	≥25 000 MT
Production annuelle de puces PIC (approx.)	~4M T	~78M T	~117M T	~194M T
Statut de la plateforme COUPE	Pré-rampe	Début de la production de masse S	Montée en volume S	Objectif de volume plus élevé
Clients clés	—	NVIDIA, Broadcom MA	NVIDIA, Broadcom MA	NVIDIA, Broadcom + autres

L'essentiel

TSMC exécute une expansion de capacité historiquement agressive dans la photonique sur silicium, ancrée par la plateforme COUPE/SoIC-X et alimentée par la demande des data centers d'IA. La montée de 500 à 25 000 tranches par mois en moins de trois ans représente une multiplication par 50, avec des implications pour l'ensemble de la chaîne d'approvisionnement matérielle de l'IA. Cependant, la maturité des rendements — en particulier les rendements d'empilement SoIC de l'ordre de ~50 % — et le goulot d'étranglement plus large de l'assemblage avancé restent les principaux risques à court terme ^MHTM.

Si elle réussit, la mise de TSMC sur la lumière consolidera son rôle de fonderie centrale pour la technologie d'interconnexion de l'ère de l'IA, étendant sa domination au-delà de la logique et de l'assemblage avancé dans le domaine optique.