Huawei dévoile le Kirin 2026 : une densité de transistors record sans recourir à l'EUV
Huawei a dévoilé le Kirin 2026, premier processeur commercial exploitant l'architecture 3D LogicFolding, qui empile verticalement les transistors. La densité grimpe à 238 millions de transistors par mm² (MTr/mm²), soit une hausse de 53,5% par rapport aux 155 MTr/mm² du précédent Kirin, sur le même nœud de fabrication.
Publié parModifié avec DeepSeek-V4-FlashImages générées avec GPT Image 1.5
Huawei a dévoilé le Kirin 2026, premier processeur commercial exploitant l'architecture 3D LogicFolding, qui empile verticalement les transistors.
La densité grimpe à 238 millions de transistors par mm² (MTr/mm²), soit une hausse de 53,5% par rapport aux 155 MTr/mm² du précédent Kirin, sur le même nœud de fabrication.
L'efficacité énergétique des cœurs performance progresse de 40 à 41 %, et la fréquence de crête atteint environ 3,1 GHz.
Le LogicFolding utilise un pitch de liaison hybride ultra fin de 1,5 µm, offrant des interconnexions verticales 16 à 36 fois plus denses que les TSV classiques.
Search & fact-check with cited sources for What production data did Huawei publish in the Version 2 Tau Scaling Law paper for the Kirin 2026Conceptual diagram of LogicFolding, Huawei's 3D chip-stacking architecture that achieved a 53.5% transistor density boost in the Kirin 2026 chip without EUV lithography.
Prompt IA
Create a landscape editorial hero image for this Studio Global article: Search & fact-check with cited sources for What production data did Huawei publish in the Version 2 Tau Scaling Law paper for the Kirin 2026. Article summary: Here are the key findings from Huawei's Version 2 Tau (τ) Scaling Law paper, presented by He Tingbo at IEEE ISCAS 2026 in Shanghai.. Topic tags: general, general web, user generated. Style: premium digital editorial illustration, source-backed research mood, clean composition, high detail, modern web publication hero. Use reference image context only for broad subject, composition, and topical grounding; do not copy the exact image. Avoid: logos, brand marks, copyrighted characters, real person likenesses, fake screenshots, UI text, readable text, watermarks, charts with fake numbers, clickbait thumbnails, icons, and tiny thumbnail layouts. Make it useful as an
openai.com
Lors du symposium IEEE ISCAS 2026 à Shanghai, He Tingbo, responsable des puces chez Huawei, a présenté la version 2 de la loi d'échelle Tau (τ) et détaillé les données de production du futur processeur Kirin 2026 . Le Kirin 2026 est la première puce commerciale à adopter l'architecture LogicFolding, une technique d'empilement 3D qui permet des gains de performance significatifs sans recourir à des gravures plus fines ni à la lithographie extrême ultraviolet (EUV) .
Studio Global AI
Continuez vos recherches
Cette page comprend une réponse basée sur la source que vous pouvez continuer dans Studio Global.
Quelle est la réponse courte à « Huawei dévoile le Kirin 2026 : une densité de transistors record sans recourir à l'EUV » ?
Huawei a dévoilé le Kirin 2026, premier processeur commercial exploitant l'architecture 3D LogicFolding, qui empile verticalement les transistors.
Quels sont les points clés à valider en premier ?
Huawei a dévoilé le Kirin 2026, premier processeur commercial exploitant l'architecture 3D LogicFolding, qui empile verticalement les transistors. La densité grimpe à 238 millions de transistors par mm² (MTr/mm²), soit une hausse de 53,5% par rapport aux 155 MTr/mm² du précédent Kirin, sur le même nœud de fabrication.
Que dois-je faire ensuite en pratique ?
L'efficacité énergétique des cœurs performance progresse de 40 à 41 %, et la fréquence de crête atteint environ 3,1 GHz.
Huawei dévoile le Kirin 2026 : une densité de transistors record sans recourir à l'EUV
Huawei a dévoilé le Kirin 2026, premier processeur commercial exploitant l'architecture 3D LogicFolding, qui empile verticalement les transistors. La densité grimpe à 238 millions de transistors par mm² (MTr/mm²), soit une hausse de 53,5% par rapport aux 155 MTr/mm² du précédent Kirin, sur le même nœud de fabrication.
Publié parModifié avec DeepSeek-V4-FlashImages générées avec GPT Image 1.5
Huawei a dévoilé le Kirin 2026, premier processeur commercial exploitant l'architecture 3D LogicFolding, qui empile verticalement les transistors.
La densité grimpe à 238 millions de transistors par mm² (MTr/mm²), soit une hausse de 53,5% par rapport aux 155 MTr/mm² du précédent Kirin, sur le même nœud de fabrication.
L'efficacité énergétique des cœurs performance progresse de 40 à 41 %, et la fréquence de crête atteint environ 3,1 GHz.
Le LogicFolding utilise un pitch de liaison hybride ultra fin de 1,5 µm, offrant des interconnexions verticales 16 à 36 fois plus denses que les TSV classiques.
Search & fact-check with cited sources for What production data did Huawei publish in the Version 2 Tau Scaling Law paper for the Kirin 2026Conceptual diagram of LogicFolding, Huawei's 3D chip-stacking architecture that achieved a 53.5% transistor density boost in the Kirin 2026 chip without EUV lithography.
Prompt IA
Create a landscape editorial hero image for this Studio Global article: Search & fact-check with cited sources for What production data did Huawei publish in the Version 2 Tau Scaling Law paper for the Kirin 2026. Article summary: Here are the key findings from Huawei's Version 2 Tau (τ) Scaling Law paper, presented by He Tingbo at IEEE ISCAS 2026 in Shanghai.. Topic tags: general, general web, user generated. Style: premium digital editorial illustration, source-backed research mood, clean composition, high detail, modern web publication hero. Use reference image context only for broad subject, composition, and topical grounding; do not copy the exact image. Avoid: logos, brand marks, copyrighted characters, real person likenesses, fake screenshots, UI text, readable text, watermarks, charts with fake numbers, clickbait thumbnails, icons, and tiny thumbnail layouts. Make it useful as an
openai.com
Lors du symposium IEEE ISCAS 2026 à Shanghai, He Tingbo, responsable des puces chez Huawei, a présenté la version 2 de la loi d'échelle Tau (τ) et détaillé les données de production du futur processeur Kirin 2026 . Le Kirin 2026 est la première puce commerciale à adopter l'architecture LogicFolding, une technique d'empilement 3D qui permet des gains de performance significatifs sans recourir à des gravures plus fines ni à la lithographie extrême ultraviolet (EUV) .
Studio Global AI
Continuez vos recherches
Cette page comprend une réponse basée sur la source que vous pouvez continuer dans Studio Global.
Quelle est la réponse courte à « Huawei dévoile le Kirin 2026 : une densité de transistors record sans recourir à l'EUV » ?
Huawei a dévoilé le Kirin 2026, premier processeur commercial exploitant l'architecture 3D LogicFolding, qui empile verticalement les transistors.
Quels sont les points clés à valider en premier ?
Huawei a dévoilé le Kirin 2026, premier processeur commercial exploitant l'architecture 3D LogicFolding, qui empile verticalement les transistors. La densité grimpe à 238 millions de transistors par mm² (MTr/mm²), soit une hausse de 53,5% par rapport aux 155 MTr/mm² du précédent Kirin, sur le même nœud de fabrication.
Que dois-je faire ensuite en pratique ?
L'efficacité énergétique des cœurs performance progresse de 40 à 41 %, et la fréquence de crête atteint environ 3,1 GHz.
Huawei a révélé avoir conçu et produit en série 381 puces basées sur la loi Tau au cours des six dernières années, pour des applications allant des smartphones aux accélérateurs IA, en passant par l'électronique automobile et les infrastructures . Les performances annoncées pour le Kirin 2026 sont les suivantes :
Densité de transistors : 238 millions de transistors par millimètre carré (MTr/mm²), soit une augmentation de 53,5 à 55 % par rapport aux 155 MTr/mm² de la génération précédente, sur le même nœud de fabrication .
Gain d'efficacité énergétique : amélioration de 40 à 41 % pour les cœurs performance .
Fréquence de crête : environ 3,1 GHz pour les cœurs performance .
Objectif 2031 : Huawei attend des puces haut de gamme basées sur la loi Tau une densité équivalente à un processus 1,4 nm (14 Å) .
Comment le LogicFolding améliore la propagation du signal
Le LogicFolding est une architecture 3D qui « plie » les circuits logiques d'un plan unique en deux ou plusieurs couches actives superposées . Le principe repose sur deux innovations imbriquées :
Raccourcissement des chemins critiques : en répartissant les chemins logiques critiques sur des couches empilées, la distance que les signaux doivent parcourir est considérablement réduite, ce qui diminue le délai RC (résistance-capacité), principal composant du temps de propagation .
Pitch de liaison hybride ultra-fin de 1,5 µm : le Kirin 2026 utilise un pitch de 1,5 µm pour l'architecture 3D empilée, grâce à une liaison hybride avancée de type wafer-to-wafer . Cela offre des interconnexions verticales que les TSV (through-silicon vias) classiques, permettant un découpage architectural très fin entre les dies et une optimisation supplémentaire du routage .
L'effet combiné comprime directement la constante de temps τ (délai de propagation du signal), l'objectif central de la loi d'échelle Tau, sans avoir besoin de réduire la taille des transistors . He Tingbo a souligné que les générations précédentes avaient mis trois ans pour passer de 126 à 155 MTr/mm², tandis que le LogicFolding a réalisé le bond à 238 MTr/mm² en une seule génération .
Densité de transistors sans réduction de finesse de gravure
Huawei a atteint 238 millions de transistors par mm² (MTr/mm²) sur le Kirin 2026 sans passer à un nœud de fabrication plus petit . Cette densité est comparable à celle des processus 3 nm de TSMC et 18A d'Intel, obtenue sur l'infrastructure de fabrication chinoise existante, largement supposée être les processus 7 nm à base de DUV de SMIC .
Métrique
Avant LogicFolding
Avec LogicFolding
Amélioration
Densité de transistors
155 MTr/mm²
238 MTr/mm²
+53,5–55%
Efficacité énergétique (P-core)
Référence
+40–41%
Fréquence de crête
~2,7 GHz (est.)
~3,1 GHz
Nœud de fabrication
Inchangé
Inchangé
N/A
Comment cette stratégie contourne les restrictions américaines sur l'EUV
Les contrôles à l'exportation des États-Unis empêchent Huawei d'acheter les machines EUV (extrême ultraviolet) d'ASML, nécessaires pour graver les motifs les plus fins (en dessous de 7 nm). La stratégie de Huawei contourne cette contrainte de plusieurs manières :
Changement de métrique : la loi d'échelle Tau remplace la réduction géométrique (loi de Moore) par une optimisation du temps de propagation du signal (τ) via des innovations architecturales et 3D, plutôt que par une réduction lithographique .
Gains de densité indépendants de la lithographie : l'augmentation de densité du LogicFolding provient de l'empilement vertical et d'interconnexions plus courtes, et non d'une photolithographie plus fine. Cela permet à Huawei d'extraire plus de performances des nœuds de fabrication existants, compatibles avec les sanctions .
Liaison hybride comme substitut à l'EUV : le pitch de liaison hybride agressif de 1,5 µm fournit des interconnexions verticales denses sans nécessiter d'équipement EUV. La société d'analyse SemiAnalysis a noté que cela semble placer Huawei en avance sur ses concurrents dans la technologie de liaison hybride avancée .
Feuille de route 2031 vers l'équivalent 1,4 nm : en perfectionnant l'intégration 3D de type LogicFolding, Huawei affirme pouvoir atteindre une densité de transistors équivalente à un processus 1,4 nm d'ici 2031, sans jamais accéder aux outils EUV .
Jensen Huang, PDG de NVIDIA, a commenté que la loi d'échelle Tau représente « une avancée », mais qu'elle ne constitue « aucune menace pour TSMC » .
Mise en garde importante : aucune vérification indépendante
Huawei n'a pas publié de données de benchmark indépendantes ni divulgué quelle fonderie chinoise spécifique (largement supposée être SMIC) fabrique le Kirin 2026 . Plusieurs analystes et publications, dont The Register et Tech Times, ont noté que ces affirmations doivent être traitées avec prudence jusqu'à ce que des tests tiers confirment les performances . En attendant une telle vérification, les chiffres présentés restent ceux de Huawei.
theregister.comHuawei's chip law looks less like Moore and more like marketing
Huawei a révélé avoir conçu et produit en série 381 puces basées sur la loi Tau au cours des six dernières années, pour des applications allant des smartphones aux accélérateurs IA, en passant par l'électronique automobile et les infrastructures . Les performances annoncées pour le Kirin 2026 sont les suivantes :
Densité de transistors : 238 millions de transistors par millimètre carré (MTr/mm²), soit une augmentation de 53,5 à 55 % par rapport aux 155 MTr/mm² de la génération précédente, sur le même nœud de fabrication .
Gain d'efficacité énergétique : amélioration de 40 à 41 % pour les cœurs performance .
Fréquence de crête : environ 3,1 GHz pour les cœurs performance .
Objectif 2031 : Huawei attend des puces haut de gamme basées sur la loi Tau une densité équivalente à un processus 1,4 nm (14 Å) .
Comment le LogicFolding améliore la propagation du signal
Le LogicFolding est une architecture 3D qui « plie » les circuits logiques d'un plan unique en deux ou plusieurs couches actives superposées . Le principe repose sur deux innovations imbriquées :
Raccourcissement des chemins critiques : en répartissant les chemins logiques critiques sur des couches empilées, la distance que les signaux doivent parcourir est considérablement réduite, ce qui diminue le délai RC (résistance-capacité), principal composant du temps de propagation .
Pitch de liaison hybride ultra-fin de 1,5 µm : le Kirin 2026 utilise un pitch de 1,5 µm pour l'architecture 3D empilée, grâce à une liaison hybride avancée de type wafer-to-wafer . Cela offre des interconnexions verticales que les TSV (through-silicon vias) classiques, permettant un découpage architectural très fin entre les dies et une optimisation supplémentaire du routage .
L'effet combiné comprime directement la constante de temps τ (délai de propagation du signal), l'objectif central de la loi d'échelle Tau, sans avoir besoin de réduire la taille des transistors . He Tingbo a souligné que les générations précédentes avaient mis trois ans pour passer de 126 à 155 MTr/mm², tandis que le LogicFolding a réalisé le bond à 238 MTr/mm² en une seule génération .
Densité de transistors sans réduction de finesse de gravure
Huawei a atteint 238 millions de transistors par mm² (MTr/mm²) sur le Kirin 2026 sans passer à un nœud de fabrication plus petit . Cette densité est comparable à celle des processus 3 nm de TSMC et 18A d'Intel, obtenue sur l'infrastructure de fabrication chinoise existante, largement supposée être les processus 7 nm à base de DUV de SMIC .
Métrique
Avant LogicFolding
Avec LogicFolding
Amélioration
Densité de transistors
155 MTr/mm²
238 MTr/mm²
+53,5–55%
Efficacité énergétique (P-core)
Référence
+40–41%
Fréquence de crête
~2,7 GHz (est.)
~3,1 GHz
Nœud de fabrication
Inchangé
Inchangé
N/A
Comment cette stratégie contourne les restrictions américaines sur l'EUV
Les contrôles à l'exportation des États-Unis empêchent Huawei d'acheter les machines EUV (extrême ultraviolet) d'ASML, nécessaires pour graver les motifs les plus fins (en dessous de 7 nm). La stratégie de Huawei contourne cette contrainte de plusieurs manières :
Changement de métrique : la loi d'échelle Tau remplace la réduction géométrique (loi de Moore) par une optimisation du temps de propagation du signal (τ) via des innovations architecturales et 3D, plutôt que par une réduction lithographique .
Gains de densité indépendants de la lithographie : l'augmentation de densité du LogicFolding provient de l'empilement vertical et d'interconnexions plus courtes, et non d'une photolithographie plus fine. Cela permet à Huawei d'extraire plus de performances des nœuds de fabrication existants, compatibles avec les sanctions .
Liaison hybride comme substitut à l'EUV : le pitch de liaison hybride agressif de 1,5 µm fournit des interconnexions verticales denses sans nécessiter d'équipement EUV. La société d'analyse SemiAnalysis a noté que cela semble placer Huawei en avance sur ses concurrents dans la technologie de liaison hybride avancée .
Feuille de route 2031 vers l'équivalent 1,4 nm : en perfectionnant l'intégration 3D de type LogicFolding, Huawei affirme pouvoir atteindre une densité de transistors équivalente à un processus 1,4 nm d'ici 2031, sans jamais accéder aux outils EUV .
Jensen Huang, PDG de NVIDIA, a commenté que la loi d'échelle Tau représente « une avancée », mais qu'elle ne constitue « aucune menace pour TSMC » .
Mise en garde importante : aucune vérification indépendante
Huawei n'a pas publié de données de benchmark indépendantes ni divulgué quelle fonderie chinoise spécifique (largement supposée être SMIC) fabrique le Kirin 2026 . Plusieurs analystes et publications, dont The Register et Tech Times, ont noté que ces affirmations doivent être traitées avec prudence jusqu'à ce que des tests tiers confirment les performances . En attendant une telle vérification, les chiffres présentés restent ceux de Huawei.
theregister.comHuawei's chip law looks less like Moore and more like marketing