Intel Nova Lake-S : le cache bLLC à 288 Mo pour rivaliser avec AMD ? Tout ce qu'il faut savoir

Les processeurs desktop Intel Nova Lake-S s'annoncent comme l'un des plus grands bonds architecturaux de la firme depuis des années. Les fuites, nombreuses et concordantes, décrivent une augmentation massive du nombre de cœurs, une nouvelle technologie de cache « big last-level cache » (bLLC) pour concurrencer l'AMD 3D V-Cache, et une plateforme entièrement renouvelée. Voici un résumé vérifié de ce que l'on sait et de ce qui reste à confirmer.

Technologie bLLC — la réponse d'Intel à l'AMD 3D V-Cache ^LWT

bLLC signifie Big Last-Level Cache. Les fuites s'accordent à décrire cette technologie comme la réponse directe d'Intel à l'AMD 3D V-Cache / X3D, visant à offrir un gain significatif de cache L3 pour les jeux et les applications sensibles à la mémoire ^LWT. La capacité du cache varie selon le niveau de gamme ^L :

• Core Ultra 9 (modèle flagship) : jusqu'à 288 Mo de bLLC, via une conception à deux tuiles (2 × 144 Mo) ^LWH.
• Core Ultra 7 : jusqu'à 144 Mo de bLLC, probablement sur une seule tuile de calcul ^LIT.
• Les détails pour les Core Ultra 5 et Core Ultra 3 d'entrée de gamme sont moins clairs, même si certaines fuites suggèrent que le bLLC pourrait aussi apparaître sur des SKUs verrouillés (non-K) ^WI.

Le placement du bLLC sur le ringbus au sein de chaque tuile de calcul est également un détail architectural notable ^H. Les performances revendiquées par Intel face aux processeurs X3D d'AMD restent à vérifier par des tests indépendants ^TT.

Configurations de cœurs et variantes de puissance

Modèle flagship — 52 cœurs, conception à deux tuiles

Le SKU le plus haut de gamme de Nova Lake-S adopterait une conception à deux tuiles de calcul avec un total de 52 cœurs et 52 threads (le Hyper-Threading serait abandonné pour cette génération) ^WYI. Les fuites s'accordent sur cette configuration ^WYI :

• 16 cœurs performance « Coyote Cove » (P-cores) ^WH
• 32 cœurs efficaces « Arctic Wolf » (E-cores) ^WH
• 4 cœurs E basse consommation (LP-E) ^WP
• Total : 52 cœurs, 52 threads ^WPT

Une variante précédemment évoquée à 42 cœurs aurait été révisée à 44 cœurs ^WIT. La nouvelle configuration serait de 16 P-cores, 24 E-cores et 4 LP-E cores ^WI. Ce changement libérerait une tuile de calcul entièrement activée qui pourrait être réutilisée pour d'autres SKUs ^T.

Milieu de gamme — Conceptions à une seule tuile

En dessous du flagship, on trouverait des SKUs à une seule tuile de calcul. Une configuration très souvent citée est un modèle 28 cœurs, décrit comme 8 P-cores + 16 E-cores + 4 LP-E cores ^WTT. Ces modèles porteraient le badge Core Ultra 7 et offriraient 144 Mo de bLLC ^LF. Une autre configuration, probablement 24 cœurs (4P+16E+4LPE), a également été mentionnée ^IT.

Entrée de gamme

Les détails pour les Core Ultra 5 et Core Ultra 3 d'entrée de gamme sont moins concrets, mais les fuites suggèrent des configurations comme 8P+16E+4LPE, 8P+12E+4LPE, 6P+8E+4LPE, 4P+8E+4LPE et 4P+4E+4LPE ^WPI. La plupart de ces modèles seraient à tuile unique et sans bLLC ^L. La consommation électrique de ces SKUs d'entrée de gamme serait inférieure à 125 W ^LP.

Gestion thermique et puissance

Les fuites indiquent que la gestion de la puissance et de la chaleur est un défi majeur pour le flagship à 52 cœurs ^IL. Lors du Computex 2026, des rumeurs industrielles suggéraient que la puce bénéficierait de capacités d'overclocking multi-cœurs, nécessitant une marge thermique importante ^I. Les TDP spécifiques ne sont pas confirmés par Intel ^I.

Gamme de bureau Nova Lake-S

La famille Nova Lake-S est attendue de l'entrée de gamme jusqu'au flagship, segmentée par le nombre de tuiles de calcul, la taille du cache bLLC et le nombre de cœurs ^WLF :

Segment	Configuration fuite	Cache bLLC	Notes
Core Ultra 9	16P + 32E + 4LPE (52 cœurs)	288 Mo	Deux tuiles, flagship LWH
Core Ultra 7	8P + 16E + 4LPE (28 cœurs)	144 Mo	Une tuile, haut de gamme LFT
Core Ultra 5	8P + 12E/16E + 4LPE (24-28 cœurs)	Incertain / Aucun	Milieu de gamme, probablement sans bLLC WI
Core Ultra 3	4P + 4E/8E + 4LPE (12-16 cœurs)	Aucun	Entrée de gamme, faible consommation WP

Le silicium de calcul du flagship serait gravé sur le nœud N2P de TSMC ^WIH.

Plateforme : socket, chipset et mémoire

Socket LGA 1954

Toutes les fuites sérieuses pointent vers un nouveau socket LGA 1954 pour Nova Lake-S, remplaçant le LGA 1851 utilisé par Arrow Lake-S ^IFE. Les cartes mères actuelles ne seront donc pas compatibles ^IT.

Chipsets série 900

La plateforme devrait être lancée avec les chipsets série 900 d'Intel ^IIL. Les rumeurs enthousiastes mentionnent spécifiquement des cartes Z990 et Z970, ainsi qu'un chipset grand public B960 ^WILF.

Support mémoire — DDR5-8000

Nova Lake-S devrait supporter nativement la DDR5-8000 ^IFT. Cela représente une augmentation de 25 % par rapport au support natif DDR5-6400 d'Arrow Lake-S ^T. Les modules mémoire pourraient utiliser les standards CUDIMM et CQDIMM pour atteindre ces fréquences élevées ^F.

Calendrier de lancement : un glissement vers le CES 2027

La fenêtre de lancement de Nova Lake-S a été une cible mouvante, passant de fin 2026 à début 2027, selon de multiples fuites ^TIT :

• Premières fuites (2025) : Visaient une sortie fin 2026 ou une fenêtre large en 2026 ^TLW.
• Fuites de février 2026 : Un retard vers le CES 2027 a été rapporté par un fuiteur réputé ^T.
• Rumeurs du Computex 2026 (juin 2026) : Des sources industrielles suggéraient un lancement au T1 2027, avec une annonce officielle au CES 2027 et une disponibilité quelques semaines plus tard ^I. Certains rapports suggèrent que le flagship 52 cœurs pourrait arriver 2 à 3 mois après le lancement initial du modèle 28 cœurs, peut-être autour du Computex 2027 ^W.

Lecture actuelle : Le consensus le plus récent parmi les fuites pointe vers un lancement au T1 2027 lors du CES 2027, avec une disponibilité commerciale peu après ^I. Intel n'a officiellement confirmé aucune date ^I.

Mises en garde importantes

• Rien n'est officiellement confirmé par Intel. Les premiers détails concrets sur le socket, les cartes mères et les chipsets restent au niveau de la fuite ^I.
• Les dates de lancement ont déjà changé plusieurs fois et pourraient encore évoluer ^IT.
• Les performances du bLLC face à l'AMD 3D V-Cache sont totalement hypothétiques tant que des tests indépendants ne seront pas disponibles ^TT.
• Certaines fuites divergent sur des détails précis (nombre de cœurs, noms de SKUs), il faut donc considérer ces informations avec prudence ^WW.