Révolution dans les semi-conducteurs : IBM dévoile la première puce sub-1 nm au monde

Le 25 juin 2026, IBM a annoncé ce qu'elle présente comme la première technologie de semi-conducteurs inférieure à un nanomètre (nm) au monde — un nœud de procédé de 0,7 nm (7 angströms) bâti autour d'une architecture de transistor fondamentalement nouvelle baptisée « NanoStack ». Cette annonce constitue une étape majeure dans la quête de l'industrie pour dépasser les limites traditionnelles de la miniaturisation, mais elle s'accompagne de réserves importantes concernant les délais de production et la viabilité commerciale.

Caractéristiques principales

Taille du nœud : 0,7 nm (7 angströms / 7Å) — Il s'agit de la première technologie de semi-conducteurs sub-1 nm divulguée publiquement .

Densité de transistors : Près de 100 milliards de transistors sur une puce de la taille d'un ongle. Cette densité est environ le double de celle du nœud 2 nm d'IBM, dévoilé en 2021 .

Gains de performance et d'efficacité projetés : IBM affirme que la nouvelle conception peut offrir jusqu'à 50 % de performances supplémentaires ou jusqu'à 70 % d'efficacité énergétique en plus par rapport à son architecture 2 nm. Il s'agit de projections issues de la recherche, et non de mesures provenant de produits commerciaux .

Amélioration de la SRAM : 40 % d'amélioration de la densité mémoire sur puce. IBM décrit cette avancée comme le plus grand gain de mémoire que l'industrie ait connu depuis plus d'une décennie. Les résultats ont été publiés au Symposium 2026 sur la technologie VLSI .

Architecture : Comment fonctionne NanoStack

NanoStack est une architecture de transistor verticale en 3D. Au lieu de continuer à réduire la taille des transistors sur un plan plat (l'approche utilisée dans les conceptions FinFET et les nanofeuillets traditionnels), IBM empile verticalement des transistors à nanofeuillets en trois dimensions grâce à une technique de collage de plaquettes (wafer bonding) .

L'architecture fonctionne comme une variante du transistor complémentaire FET (CFET). Plus précisément, elle empile les transistors de type n et de type p les uns sur les autres plutôt que côte à côte, ce qui permet d'économiser une surface de puce significative et de raccourcir les distances que les signaux électriques doivent parcourir entre eux . IBM a décrit NanoStack comme un « cadre universel » pour organiser les transistors . L'entreprise a démontré un prototype de puce fonctionnel au nœud 0,7 nm — la première démonstration publique d'une logique CMOS fonctionnelle sub-1 nm .

Commercialisation et modèle économique

IBM précise que la technologie en est encore au stade de la recherche. L'entreprise s'attend à ce que la production commerciale par ses partenaires démarre dans environ cinq ans . IBM ne possède pas ses propres installations de fabrication de puces. Elle concédera sous licence le design NanoStack à des partenaires de fabrication et des fonderies, un modèle cohérent avec son approche historique de commercialisation des avancées dans les semi-conducteurs . L'entreprise a également tracé une feuille de route à plus long terme vers des nœuds de 0,1 nm (1 angström) .

Positionnement dans l'industrie et implications pour l'IA

IBM positionne le nœud 0,7 nm comme la première technologie sub-1 nm divulguée publiquement, inaugurant ce que l'industrie appelle l'« ère de l'angström » dans la fabrication de puces . L'entreprise estime que les accélérateurs d'IA construits sur des puces 7Å pourraient théoriquement atteindre environ 7 000 TOPS (trillions d'opérations par seconde), contre environ 1 500 TOPS pour les nœuds leaders actuels — soit une amélioration d'environ 4,7 fois . L'annonce d'IBM est largement considérée comme positionnant l'entreprise pour concurrencer les leaders de la fonderie TSMC, Samsung et Intel dans la course aux nœuds à l'échelle de l'angström .

Réserves importantes

Tous les chiffres de performance et d'efficacité sont des projections d'IBM issues d'un processus au stade de la recherche, et non de produits commercialisés. Le délai de commercialisation d'environ cinq ans et la dépendance vis-à-vis des partenaires de licence sont des contraintes essentielles. Comme l'a déclaré Huiming Bu, vice-président de la R&D mondiale en semi-conducteurs d'IBM, lors de l'annonce : « NanoStack n'est pas une innovation unique. C'est une plateforme de dispositifs qui peut permettre une future miniaturisation pour une autre décennie. Nous la préparons pour la fabrication. »