TSMC face au boom de l’IA : la capacité de production, nouveau goulot d’étranglement des puces

L’intelligence artificielle est en train de redéfinir ce que signifie la « capacité » dans l’industrie des semi-conducteurs. TSMC a toujours besoin de produire davantage de wafers à la pointe de la technologie, mais ses dernières annonces révèlent une contrainte plus large : la capacité à fabriquer des systèmes d’IA complets, associant logique, boîtage avancé, mémoire, interconnexions à haut débit, alimentation électrique et refroidissement.

C’est ce qui explique pourquoi les besoins trimestriels de TSMC en équipements ont atteint environ 1,9 fois le niveau prévu en décembre. 17 Son objectif de dépenses d’investissement pour 2026, compris entre 52 et 56 milliards de dollars — après 40,9 milliards en 2025 et 28,9 milliards en 2024 — montre que la réponse ne se limite pas à optimiser les usines existantes. 1819

Les commandes d’équipements deviennent un baromètre de la demande d’IA

Pour TSMC, les achats de machines donnent désormais une indication directe de la vitesse à laquelle ses clients cherchent à augmenter leur production. Le fondeur taïwanais a relevé son estimation des achats trimestriels d’équipements à environ 1,9 fois sa prévision précédente, alors qu’il accroît ses capacités pour répondre à la demande liée à l’IA. 17

Cela ne signifie pas que chaque nouvelle machine doit être le modèle le plus avancé disponible. TSMC cherche notamment à obtenir davantage de rendement de ses équipements actuels, dont les machines de lithographie EUV à faible ouverture numérique, tout en évitant, à court terme, de déployer les systèmes EUV à haute ouverture numérique plus coûteux d’ASML.

La distinction est importante. La stratégie consiste à combiner des améliorations de procédé et une meilleure utilisation des équipements avec une base totale de machines beaucoup plus importante. L’efficacité peut donc prolonger la capacité existante, mais elle ne remplace pas la nécessité de construire davantage de salles blanches, de lignes de packaging et d’outils de production lorsque la demande continue de progresser.

Les investissements traduisent un pari de long terme

La fourchette de dépenses d’investissement de TSMC pour 2026, comprise entre 52 et 56 milliards de dollars, dépasse nettement les 40,9 milliards dépensés en 2025 et les 28,9 milliards de 2024. 1819 Reuters a rapporté que le groupe s’attendait à se situer dans le haut de cette fourchette, la demande de puces pour l’IA restant soutenue. 19

L’ampleur de l’effort suggère que TSMC prépare une expansion durable plutôt qu’un simple rebond cyclique des semi-conducteurs. Le groupe a également indiqué que ses dépenses pourraient augmenter fortement au cours des années suivantes, à mesure que se développera l’infrastructure d’IA.

Cette dynamique ouvre des perspectives à l’ensemble de la chaîne des équipements pour semi-conducteurs. ASML, seul fournisseur de systèmes de lithographie EUV, prévoit d’augmenter sa capacité de production de 30 % en 2027 puis de nouveau de 30 % en 2028, afin de répondre à la forte demande de machines destinées aux puces avancées pour l’IA.

Le bénéfice n’est toutefois pas identique pour tous les produits. La décision de TSMC de prolonger le rendement de ses systèmes EUV à faible ouverture numérique et de repousser l’adoption de l’EUV à haute ouverture numérique pourrait limiter, à court terme, la contribution des machines les plus récentes d’ASML. Les besoins totaux de TSMC continuent néanmoins de soutenir le cycle général des équipements.

L’inférence change la forme de la demande

La première phase de l’essor de l’IA a largement reposé sur l’entraînement de grands modèles. La suivante dépend de leur déploiement à grande échelle et de la génération répétée de réponses, de prévisions et d’actions.

Un dirigeant de TSMC a qualifié cette transition de « véritable industrialisation » de l’IA. Le volume mondial de tokens d’inférence aurait presque été multiplié par 500 par rapport à 2022, selon les informations rapportant la vision du marché défendue par le groupe. 2 D’autres analyses identifient également l’inférence comme une source croissante de demande pour les infrastructures de calcul. 510

L’inférence modifie à la fois l’économie et les exigences techniques des systèmes d’IA. Au lieu de dimensionner les capacités pour un nombre limité de phases d’entraînement, les fournisseurs doivent assurer des charges de travail continues dans les centres de données. La pression augmente donc sur le calcul, la mémoire, les réseaux, les interconnexions, l’électricité et le refroidissement — et pas uniquement sur la densité de transistors du processeur. 5

Pour TSMC, la conséquence est stratégique : un fondeur capable d’aider ses clients à assembler un système haute performance peut avoir davantage de valeur qu’un fabricant qui se contente de livrer des wafers selon un cahier des charges inchangé.

Le packaging avancé devient aussi important que le nœud de gravure

Les accélérateurs d’IA sont de plus en plus constitués de plusieurs dies, ou puces élémentaires, plutôt que d’une seule puce monolithique. La réponse de TSMC comprend sa plateforme 3DFabric et des technologies de packaging avancé destinées à intégrer la logique, la mémoire et d’autres composants dans des boîtiers plus grands et plus performants.

La feuille de route technologique du groupe vise des boîtiers contenant plus d’un billion de transistors à l’horizon 2030. 14 À cette échelle, l’intégration hétérogène devient essentielle : chaque die peut être optimisé pour une fonction donnée, puis combiné aux autres dans un même boîtier.

Cette évolution explique aussi pourquoi la capacité de packaging est devenue un goulot d’étranglement potentiel, au même titre que la capacité de production de wafers. Le packaging avancé détermine si des composants fabriqués séparément peuvent être reliés avec suffisamment de bande passante, une latence acceptable, une bonne efficacité énergétique et un rendement industriel satisfaisant. Un wafer gravé avec le procédé le plus avancé ne devient pas une capacité d’IA exploitable avant d’être intégré dans un système fonctionnel.

Les interconnexions optiques répondent au défi du transfert de données

À mesure que les systèmes d’IA grandissent, le déplacement des données entre les unités de calcul, la mémoire et les composants réseau devient un problème de conception majeur. TSMC travaille donc sur la photonique sur silicium, en parallèle de ses progrès dans la logique et le packaging traditionnels.

Son Compact Universal Photonic Engine, ou COUPE, s’appuie sur la technologie d’empilement SoIC-X pour placer un die électronique au-dessus d’un die photonique. TSMC affirme que cette architecture doit accompagner la croissance des transmissions de données liée à l’IA, tout en réduisant l’impédance de l’interface entre les dies et en améliorant l’efficacité énergétique par rapport aux approches conventionnelles. 12

La tendance générale est claire : le boîtier devient un système de connexions électriques et optiques, et non plus un simple contenant pour processeur. TSMC peut ainsi jouer un rôle dans la coordination du silicium, du packaging et des entrées-sorties optiques au moment où ses clients conçoivent des infrastructures d’IA toujours plus intégrées.

De fondeur à partenaire de conception système

La proposition de valeur traditionnelle de TSMC reposait sur sa capacité à fabriquer à grande échelle des puces avancées conçues par ses clients. La demande liée à l’IA étend désormais cette relation vers la co-conception de systèmes intégrés.

La stratégie technologique du groupe relie le procédé de pointe au packaging avancé, à l’intégration de mémoires à large bande passante et à la photonique. Cela ne signifie pas que TSMC exploite chaque élément d’un centre de données consacré à l’IA. Mais ses choix industriels influencent de plus en plus la manière dont l’ensemble du système est conçu et livré.

Le fondeur devient ainsi un acteur plus profondément intégré aux stratégies de ses clients. Ceux-ci dépendent non seulement de l’accès à un nœud de gravure, mais aussi de la capacité de packaging, de l’expertise en intégration et d’une chaîne d’approvisionnement capable de fournir des composants d’IA complets. Cette évolution peut renforcer la position de TSMC, tout en l’exposant à davantage de risques d’exécution concernant les équipements, les substrats, la mémoire, l’alimentation, le refroidissement et la construction des centres de données.

À retenir : la capacité est désormais une chaîne complète

Le goulot d’étranglement des semi-conducteurs pour l’IA ne se résume plus au manque d’une machine ou d’un nœud de gravure. Il s’agit d’un ensemble de capacités interdépendantes :

• fabrication de wafers avec des procédés avancés ;
• équipements de lithographie, de dépôt, de gravure et de métrologie ;
• packaging et assemblage avancés ;
• mémoires à large bande passante et substrats ;
• interconnexions électriques et optiques ;
• infrastructures électriques, de refroidissement et de centres de données.

Les besoins accrus de TSMC en équipements et l’augmentation de ses dépenses d’investissement montrent que la capacité de production des wafers reste indispensable. Sa feuille de route dans le packaging et la photonique montre toutefois pourquoi le nombre de wafers produits ne suffit pas. 1214 La prévision du groupe selon laquelle le marché mondial des semi-conducteurs pourrait dépasser 1 500 milliards de dollars en 2030, largement porté par l’IA et le calcul haute performance, illustre l’ampleur de l’opportunité qu’il cherche à préparer. 110

La conclusion centrale est que l’IA pousse TSMC à passer du rôle de fabricant de wafers avancés à celui d’orchestrateur de la chaîne physique du calcul. Dans la prochaine phase, les gagnants ne seront pas déterminés uniquement par celui qui fabrique le transistor le plus petit. Ils dépendront aussi de la capacité à transformer ce transistor en une capacité d’IA fiable, connectée et immédiatement déployable.