Pourquoi le boîtier des puces devient un élément clé de la gestion thermique

La hausse continue de la densité de transistors et de la puissance dissipée transforme le boîtier de la puce en un véritable composant de la solution thermique. Huatian Technology affirme avoir développé des capacités de conception et de simulation thermique couvrant l’ensemble du processus de packaging fan-out, afin de traiter la chaleur dès la conception plutôt qu’après l’assemblage. 8

La promesse fondamentale du fan-out panel-level packaging (FOPLP) est de créer un chemin plus direct et mieux contrôlé entre la puce, le boîtier, la carte électronique et le système de refroidissement. Cette architecture peut être intéressante pour les composants à forte densité de puissance, mais elle ne constitue pas, à elle seule, la preuve d’une meilleure performance thermique dans toutes les applications.

Pourquoi la conception thermique du boîtier est devenue essentielle

À mesure que davantage de fonctions de calcul sont concentrées sur une surface de silicium plus réduite, la chaleur doit être évacuée depuis une zone toujours plus limitée. La température de jonction — la température au niveau actif de la puce — ne dépend donc pas uniquement du silicium.

Elle est déterminée par l’ensemble du parcours thermique : fixation de la puce, résine d’encapsulation, couches métalliques de redistribution — ou RDL, pour redistribution layers —, surface du boîtier, circuit imprimé, matériaux d’interface thermique, dissipateur et circulation de l’air.

Si ce parcours présente une résistance thermique élevée ou favorise la formation de points chauds, la puce peut fonctionner à une température supérieure, avec une marge de fiabilité réduite. Les contraintes thermiques peuvent également accélérer la fatigue des interconnexions, le délaminage des matériaux, les effets de dilatation thermique et la déformation du boîtier.

SOP, QFP, QFN : des limites qui dépendent de l’architecture

Dans les boîtiers traditionnels de type SOP et QFP, une grande partie de la chaleur passe par les broches et le leadframe, c’est-à-dire la structure métallique qui supporte et relie la puce. Le chemin thermique est alors souvent plus long et plus contraint. Huatian oppose cette architecture au FOPLP, conçu sans substrat conventionnel et avec un parcours thermique raccourci. 6

Le cas du QFN mérite toutefois d’être nuancé. Un QFN doté d’une plage thermique exposée — exposed pad — ou une variante power-QFN peut offrir un chemin efficace vers le circuit imprimé. Ses performances dépendent de la géométrie du leadframe, de la plage thermique, de la surface de cuivre, des vias et de la capacité de la carte à répartir la chaleur.

Il serait donc inexact de considérer tous les QFN comme thermiquement insuffisants. Leur pertinence dépend de la puissance dissipée et de l’ensemble du système dans lequel ils sont utilisés.

Ce que le FOPLP peut apporter

Dans un boîtier fan-out, les connexions de la puce sont redistribuées vers l’extérieur par des couches RDL, au lieu de reposer exclusivement sur un substrat de boîtier classique. Cette approche permet une forte densité d’interconnexions et une inductance plus faible que certaines architectures traditionnelles. 4

L’architecture FOPLP associe généralement :

• l’absence de substrat de boîtier conventionnel ;
• une forte densité d’entrées-sorties ;
• un profil plus fin ;
• des couches RDL pouvant servir à la fois aux interconnexions électriques et à l’étalement de la chaleur ;
• une optimisation conjointe des matériaux et de la géométrie du boîtier.

Le Fraunhofer IZM décrit le fan-out comme un boîtier sans substrat offrant un fort potentiel de miniaturisation et une faible résistance thermique. De son côté, la technologie InFO de TSMC illustre l’utilisation de couches RDL haute densité dans des applications mobiles et de calcul haute performance. 1213

Mais un faible encombrement et une forte densité d’E/S n’améliorent pas automatiquement le comportement thermique. Le résultat dépend de la capacité des pistes métalliques, de la résine d’encapsulation, de la face arrière de la puce, de l’éventuel répartiteur thermique et du circuit imprimé à former un véritable chemin d’évacuation de la chaleur.

Des priorités différentes selon les marchés

Le packaging fan-out est déjà utilisé dans des applications mobiles et sans fil, et il s’étend vers l’automobile et le médical. 1 Des plateformes fan-out à haute densité sont également destinées aux appareils mobiles et au calcul haute performance. 13

La valeur thermique du FOPLP varie cependant selon l’application :

• Appareils mobiles : la priorité est de limiter l’épaisseur et de répartir la chaleur dans un châssis compact, généralement sans dissipateur volumineux.
• Électronique automobile : le boîtier doit supporter des cycles thermiques répétés et de fortes variations de température.
• Calcul haute performance : la puissance totale à évacuer est bien plus élevée. Le boîtier peut alors nécessiter un couvercle, une plaque froide ou une autre infrastructure de refroidissement externe. Le FOPLP ne remplace pas, à lui seul, la conception thermique du système.

Résistance thermique et paramètres Ψ : une distinction déterminante

Les mesures thermiques conformes aux méthodes JEDEC n’ont de sens qu’en tenant compte des conditions précises de l’essai. Une résistance thermique θ décrit un parcours défini pour le flux de chaleur. Les paramètres de caractérisation Ψ servent, eux, à relier la température de jonction à une température mesurée sur le dessus du boîtier ou sur la carte.

La résistance RθJC, par exemple, caractérise le parcours entre la jonction et le boîtier lorsque la chaleur est volontairement dirigée vers la surface du boîtier, comme lors d’un essai avec une plaque thermique ou un dissipateur. Elle ne décrit pas nécessairement la répartition de la chaleur sur une carte réelle, où la puissance peut se diffuser vers le dessus du boîtier, le PCB, les billes ou les broches, puis l’environnement.

C’est pourquoi la formule suivante :

Tj = Tc + P × RθJC

ne doit pas être utilisée comme méthode générale pour estimer la température de fonctionnement. Texas Instruments souligne que les paramètres ΨJT et ΨJB sont souvent plus adaptés aux applications modernes montées sur carte. 13 Lorsque les conditions de mesure sont compatibles, les ingénieurs peuvent utiliser des relations telles que :

Tj ≈ Ttop + P × ΨJT
Tj ≈ Tboard + P × ΨJB

ΨJT et ΨJB ne sont pas des résistances thermiques fondamentales à une dimension. Ce sont des paramètres de caractérisation dépendant de la configuration de test, de la méthode de mesure et du système considéré.

Ce que recouvre la capacité « full process » revendiquée par Huatian

Selon la description de l’entreprise, cette approche couvre la sélection des matériaux, la conception du câblage et la structure du boîtier, avec des simulations multiphysiques destinées à améliorer la dissipation thermique et la fiabilité à long terme. 8

Sur le plan de l’ingénierie, une telle démarche doit combiner notamment :

• le choix de la résine d’encapsulation, de la fixation de la puce et des matériaux d’interface thermique ;
• la conception de l’épaisseur et du positionnement des couches RDL en cuivre pour favoriser l’étalement de la chaleur ;
• l’identification et la réduction des points chauds ;
• l’analyse conjointe de la conduction thermique et des pertes électriques ;
• le contrôle de la déformation du boîtier et des écarts de coefficient de dilatation thermique ;
• l’évaluation de la fatigue provoquée par les cycles thermiques.

Les structures de packaging panel-level, à la fois larges et minces, renforcent l’importance de l’analyse thermomécanique. Des travaux consacrés au FOPLP ont étudié le comportement des matériaux et l’évolution de la déformation pendant le refroidissement. La déformation du boîtier et le déplacement de la puce restent des difficultés reconnues pour la fiabilité. 3

Le point essentiel : les promesses devront être vérifiées par des mesures

Le FOPLP offre à Huatian un moyen de traiter la chaleur au niveau même de l’architecture du boîtier : réduire les couches structurelles qui nuisent au transfert thermique, exploiter les RDL pour assurer une interconnexion dense et potentiellement contribuer à la diffusion de la chaleur, puis optimiser les matériaux et la géométrie avant la finalisation du boîtier. Ces avantages sont cohérents avec les atouts généralement associés au fan-out packaging. 812

Ils ne démontrent toutefois pas, à eux seuls, une amélioration thermique chiffrée pour un produit précis de Huatian. Dans les documents disponibles, l’entreprise n’a pas publié de valeurs indépendamment vérifiées concernant la résistance thermique, la température de jonction ou la durée de vie.

L’évaluation pertinente doit donc s’appuyer sur des températures de jonction mesurées et sur des résultats de fiabilité obtenus dans les conditions réelles d’utilisation : carte électronique définie, répartition de la puissance, dispositif de refroidissement, débit d’air et profil des cycles thermiques.

La bonne question n’est pas seulement de connaître la valeur RθJC d’un boîtier. Il faut déterminer si l’ensemble du système maintient la puce dans ses limites de température pendant toute sa durée de vie.