RéponsesPublié20 sources
Pourquoi Jensen Huang ne voit pas encore Huawei menacer TSMC
Le 28 mai 2026, Jensen Huang a qualifié le Tau Scaling de Huawei de percée pour l’entreprise, mais pas de menace pour TSMC. Le Tau Scaling déplace l’attention de la miniaturisation des transistors vers la réduction du temps de propagation des signaux, grâce à des architectures 3D et à l’empilement de puces.
Publié parModifié avec GPT-5.6 LunaImages générées avec GPT Image 1.5
Réponse de recherche
Points clés à retenir
- Le 28 mai 2026, Jensen Huang a qualifié le Tau Scaling de Huawei de percée pour l’entreprise, mais pas de menace pour TSMC.
- Le Tau Scaling déplace l’attention de la miniaturisation des transistors vers la réduction du temps de propagation des signaux, grâce à des architectures 3D et à l’empilement de puces.
- La future puce Kirin basée sur LogicFolding, annoncée pour l’automne 2026, constituera un premier test important, mais les résultats indépendants et la production en volume restent à démontrer.
Prompt IA
openai.comCreate a landscape editorial hero image for this Studio Global article: What did NVIDIA CEO Jensen Huang say during his May 28, 2026 visit to Taiwan about Huawei’s newly proposed Tau (τ) Scaling Law—particularly. Article summary: Huang’s reported message was essentially: Huawei’s Tau approach is “a breakthrough for Huawei,” but it is “not a threat to TSMC,” because it is an alternative use of 3D integration rather than a new replacement for leadi. Topic tags: general, general web, news, user generated. Style: premium digital editorial illustration, source-backed research mood, clean composition, high detail, modern web publication hero. Use reference image context only for broad subject, composition, and topical grounding; do not copy the exact image. Avoid: logos, brand marks, copyrighted characters, real person likenesses, fake screenshots, UI text, readable text, watermarks, charts wi
Le message de Jensen Huang, délivré à Taïwan, était davantage mesuré que méprisant : la loi de mise à l’échelle Tau (τ) constitue une percée significative pour Huawei, mais elle ne menace pas actuellement TSMC. Selon lui, Huawei applique une stratégie prometteuse d’intégration 3D à un problème sur lequel TSMC et d’autres fabricants de puces travaillent déjà depuis plusieurs années. 6
7
13
Cette nuance est essentielle. L’annonce de Huawei a parfois été interprétée comme la preuve que l’entreprise aurait atteint une fabrication en 2 nm, 1 nm, voire 1,4 nm. Les éléments disponibles permettent une conclusion plus prudente : Huawei a proposé une méthode pour accroître la densité effective et accélérer les échanges de signaux sans dépendre uniquement d’une nouvelle réduction dimensionnelle. Mais son architecture doit encore démontrer ses performances, son rendement de production, son comportement thermique et sa viabilité économique à grande échelle. 1
3
17
Ce que Huawei veut changer avec le Tau Scaling
La mise à l’échelle traditionnelle des semi-conducteurs consiste principalement à réduire la taille des transistors. La loi Tau de Huawei propose plutôt d’accélérer le déplacement des signaux en diminuant leur temps de propagation à travers les composants, les circuits, les puces et les systèmes. La lettre grecque τ renvoie à cette notion de délai de propagation. 2
5
La technique architecturale présentée avec cette loi s’appelle LogicFolding. Elle réorganise des circuits habituellement disposés sur un plan en structures verticales plus étroitement interconnectées. L’objectif affiché est de rapprocher les fonctions logiques, analogiques et mémoire, afin de raccourcir les trajets critiques des signaux et d’améliorer la densité effective sans nécessiter un nouveau nœud de gravure. 1
2
7
Les informations rapportant les propos de Huang décrivent une approche combinant l’empilement de puces et le collage hybride pour augmenter le nombre de transistors d’une puce — potentiellement en le doublant, le triplant, voire le quadruplant — sans réduire davantage la largeur des lignes. Il s’agit toutefois de capacités annoncées pour cette approche, et non de résultats vérifiés indépendamment sur un produit commercialisé. 6
12
Pourquoi Huang parle-t-il d’une percée pour Huawei ?
Pour Huawei, l’intérêt est autant stratégique que technique. Une architecture capable d’extraire davantage de performances ou de densité des procédés de fabrication disponibles pourrait ouvrir une nouvelle voie, alors que l’accès à certains équipements avancés de fabrication des puces demeure restreint. Huawei affirme que ses puces haut de gamme pourraient atteindre d’ici 2031 une densité de transistors équivalente à celle d’un procédé de 1,4 nm. 4
17
Si cet objectif était atteint, il serait important. Il montrerait que l’architecture des systèmes, les interconnexions et le conditionnement avancé peuvent compléter la miniaturisation des transistors lorsque celle-ci devient plus difficile ou moins accessible.
Mais « équivalent à 1,4 nm » ne signifie pas fabriquer des transistors avec un véritable procédé de 1,4 nm. La cible de Huawei concerne une équivalence de densité de transistors. Les informations disponibles indiquent que l’entreprise n’a pas fourni de données indépendantes permettant d’établir que ses futures puces égaleront les performances globales, l’efficacité énergétique, le rendement ou la fiabilité d’un procédé de pointe de classe 1,4 nm. 1
3
17
Pourquoi cette technologie ne menace-t-elle pas TSMC ?
La comparaison de Huang porte avant tout sur la maturité et l’exécution industrielle. TSMC travaille depuis des années sur l’empilement de dies, l’intégration 3D et le packaging avancé, en complément de la miniaturisation classique des transistors. Selon les comptes rendus de ses déclarations, Huang a affirmé que TSMC et Taïwan maîtrisaient des technologies apparentées depuis environ dix ans. 7
12
13
La réponse de TSMC allait dans le même sens : l’approche de Huawei relèverait du « scaling 3D », et non d’une révolution. L’entreprise a également souligné que le packaging avancé, l’empilement de puces et d’autres méthodes d’intégration prennent une importance croissante, parallèlement aux progrès de la densité des transistors.
Cela ne rend pas le travail de Huawei négligeable. Cela signifie plutôt que LogicFolding ne remplace pas automatiquement les technologies de fabrication ou l’écosystème industriel de TSMC. TSMC peut associer des transistors plus petits à un packaging avancé, tandis que Huawei présente l’intégration verticale comme une alternative plus centrale à la poursuite de la miniaturisation géométrique.
La vraie question concurrentielle n’est donc pas de savoir qui a découvert l’intégration 3D. Elle est de savoir qui peut concevoir, fabriquer, assembler, tester, atteindre un rendement suffisant et produire le système complet de manière fiable et rentable.
Les principaux risques techniques restent à surmonter
Une architecture empilée peut raccourcir les trajets des signaux, mais l’ajout de couches verticales crée aussi des problèmes d’ingénierie complexes. Il faut évacuer la chaleur d’une structure plus dense, garantir un rendement élevé lors des étapes de collage et de post-traitement, puis vérifier et tester le système obtenu. Les outils de conception électronique, la gestion thermique, la réparabilité et la production de masse peuvent également se complexifier à mesure que davantage de fonctions sont intégrées verticalement. 1
3
6
Ces difficultés sont d’autant plus importantes que la première échéance concrète de Huawei reste un projet. L’entreprise a indiqué que des puces pour smartphones Kirin utilisant une architecture Tau appelée LogicFolding devraient arriver à l’automne 2026. Mais les informations disponibles précisent qu’aucun résultat de benchmark indépendant n’a encore été fourni et qu’un historique confirmé de production en grand volume n’est pas établi. 3
17
Les éléments à surveiller
Le premier test réellement significatif sera de déterminer si une puce Kirin fondée sur LogicFolding apporte des gains mesurables dans des produits réels, et pas seulement dans des projections architecturales. Les indicateurs les plus utiles seront les benchmarks indépendants, la consommation électrique, les performances thermiques soutenues, le rendement de fabrication et la capacité de Huawei à produire la puce dans des volumes commercialement pertinents.
L’objectif de densité annoncé pour 2031 constituera l’épreuve de long terme. Même si Huawei atteint une densité de transistors équivalente à celle d’un procédé de 1,4 nm, ce résultat devra être évalué séparément du nom du nœud. Les performances d’une puce dépendent de bien plus que du nombre de transistors : le délai des interconnexions, l’accès à la mémoire, la distribution de l’alimentation, le refroidissement, les logiciels, la qualité du packaging et la régularité de la production jouent tous un rôle.
En résumé
La position attribuée à Jensen Huang peut se résumer ainsi : la loi Tau de Huawei pourrait représenter une avancée majeure pour l’entreprise, car elle offre une voie crédible vers une meilleure densité et une plus grande rapidité des signaux avec des procédés de fabrication moins avancés. Mais elle ne constitue pas, à court terme, une menace pour les capacités de pointe de TSMC en matière de fabrication et de packaging. 6
13
La lecture la plus juste n’est donc pas que Huawei aurait déjà atteint une fabrication en 2 nm, 1 nm ou 1,4 nm. Huawei a proposé une stratégie architecturale 3D susceptible d’extraire davantage de performances utiles de procédés moins avancés. Il lui reste désormais à le démontrer par des résultats indépendants et une production de masse fiable. 1
3
17
Studio Global AI
Continuez vos recherches
Cette page comprend une réponse basée sur la source que vous pouvez continuer dans Studio Global.
Les gens demandent aussi
Quelle est la réponse courte à « Pourquoi Jensen Huang ne voit pas encore Huawei menacer TSMC » ?
Le 28 mai 2026, Jensen Huang a qualifié le Tau Scaling de Huawei de percée pour l’entreprise, mais pas de menace pour TSMC.
Quels sont les points clés à valider en premier ?
Le 28 mai 2026, Jensen Huang a qualifié le Tau Scaling de Huawei de percée pour l’entreprise, mais pas de menace pour TSMC. Le Tau Scaling déplace l’attention de la miniaturisation des transistors vers la réduction du temps de propagation des signaux, grâce à des architectures 3D et à l’empilement de puces.
Que dois-je faire ensuite en pratique ?
La future puce Kirin basée sur LogicFolding, annoncée pour l’automne 2026, constituera un premier test important, mais les résultats indépendants et la production en volume restent à démontrer.