Huawei prévient Nvidia : la course aux puces toujours plus grandes se heurte à un mur physique

Le message de Liao Heng tient en une idée : la stratégie qui a longtemps porté l’industrie des semi-conducteurs — réduire les transistors, en intégrer davantage et augmenter la taille des processeurs — ne pourra pas progresser indéfiniment. Selon le scientifique en chef des semi-conducteurs de Huawei, Nvidia, TSMC, Intel, Samsung et leurs concurrents finiront par se heurter à des contraintes physiques difficiles à contourner.

Cette prise de position correspond aussi à l’intérêt stratégique de Huawei. Privé par les sanctions américaines de fournisseurs essentiels, notamment des systèmes de lithographie avancée d’ASML, le groupe chinois cherche une voie qui dépende moins de l’accès aux nœuds de fabrication les plus récents.

Pourquoi les puces toujours plus grandes posent problème

Liao a pris la trajectoire des accélérateurs d’intelligence artificielle de Nvidia comme exemple. Pour gagner en puissance, l’industrie produit des processeurs et des boîtiers toujours plus imposants, auxquels elle associe des quantités croissantes de mémoire à large bande passante — la HBM (High Bandwidth Memory).

Cette méthode peut encore apporter des gains, mais elle cumule les difficultés :

• la surface disponible pour les composants n’est pas infinie ;
• la consommation électrique et la chaleur deviennent plus difficiles à maîtriser ;
• les connexions entre les puces et la mémoire doivent transporter toujours plus de données ;
• la conception et la fabrication de grands composants deviennent plus complexes.

Dans l’analyse de Liao, continuer à augmenter le nombre de puces de calcul et la capacité HBM finira donc par produire un effet de cascade — une « avalanche » — lorsque les limites physiques seront franchies.

Il s’agit toutefois de la thèse défendue par Huawei, et non d’un consensus établi dans l’industrie. Des experts indépendants restent partagés sur le caractère réellement inédit de l’approche proposée et sur son impact futur.

Le pari de Huawei : optimiser le temps plutôt que la taille

La réponse de Huawei consiste à déplacer le centre de gravité de l’innovation. Au lieu de se demander uniquement jusqu’où il est possible de réduire un transistor, le groupe veut mesurer et réduire le temps nécessaire aux signaux et aux données pour circuler dans une puce et dans l’ensemble du système informatique.

La Tau Scaling Law

La Tau (τ) Scaling Law est le cadre théorique proposé par Huawei pour compléter, voire remplacer, la mise à l’échelle géométrique traditionnellement associée à la loi de Moore. La variable clé n’est plus seulement la dimension du transistor, mais le délai de propagation des signaux et le temps d’exécution du système.

L’objectif est de continuer à améliorer les performances, l’efficacité énergétique et la densité utile en raccourcissant les trajets de l’information, même lorsque la miniaturisation atteint ses limites.

LogicFolding

LogicFolding est l’architecture conçue par Huawei autour de cette philosophie. Elle cherche à accroître la densité et les performances par la conception des circuits et du système, plutôt que par la seule réduction des dimensions des transistors.

Huawei affirme que ses prochains processeurs pour smartphones de la gamme Kirin, prévus plus tard en 2026, seront les premiers à intégrer LogicFolding. Leur lancement, puis leur analyse par des sociétés de recherche et de démontage spécialisées, constitueront le premier véritable test externe de ces promesses.

Une « pagode de 18 étages » face au « gâteau à cinq couches »

Liao a également décrit la chaîne de valeur de l’intelligence artificielle comme une pagode de 18 étages. Son modèle descend des matières premières, des produits chimiques et des équipements de fabrication jusqu’aux procédés liés aux transistors, au packaging, à l’architecture des puces, aux compilateurs et aux logiciels, avant de remonter vers les algorithmes, les modèles et les applications.

Cette représentation est plus détaillée que celle popularisée par Jensen Huang, le patron de Nvidia, qui résume l’écosystème de l’IA en un gâteau à cinq couches : l’énergie, les puces et l’infrastructure informatique, les centres de données cloud, les modèles d’IA et les applications.

Les deux métaphores décrivent au fond le même système interdépendant. La différence est que la pagode de Liao décompose les grandes catégories du gâteau en une série de dépendances industrielles et techniques : matériaux, équipements, fabrication, assemblage, architecture, outils logiciels et modèles. Une faiblesse à l’un de ces niveaux peut limiter l’ensemble de la chaîne.

Vers deux écosystèmes technologiques complets ?

Pour Liao, la rivalité stratégique et les contrôles à l’exportation rendent risqué le pari sur une chaîne mondiale unique, dans laquelle chaque pays dépendrait de fournisseurs étrangers pour certaines étapes critiques. La conclusion politique qui se dégage de son analyse est que les États-Unis comme la Chine doivent disposer d’un écosystème complet de fabrication et d’approvisionnement en semi-conducteurs.

Les éléments disponibles documentent clairement la volonté de Huawei d’intégrer davantage la chaîne chinoise. Ils donnent en revanche moins de détails sur la formulation exacte employée par Liao à propos de deux écosystèmes totalement séparés et autonomes. Cette nuance est importante : la « pagode » décrit surtout les interdépendances de la filière, tandis que la stratégie de Huawei vise à réduire la dépendance de la Chine aux technologies auxquelles les sanctions américaines limitent son accès.