Pour décrire l’industrie de l’intelligence artificielle, Jensen Huang, le patron de Nvidia, utilise une image simple : celle d’un gâteau à cinq couches. Elle va de l’énergie aux puces, puis aux infrastructures informatiques, aux modèles d’IA et enfin aux applications.
Liao Heng, scientifique en chef de Huawei Semiconductor, propose une carte plus détaillée : une « pagode à 18 étages ». Cette représentation décompose les grandes catégories de Huang en une chaîne de dépendances techniques et industrielles : théorie, énergie, ressources naturelles, extraction minière, matières premières, silicium, conception des transistors, procédés de fabrication, lithographie, équipements, assemblage et boîtage avancés, architecture des puces, compilateurs et environnements d’exécution, quantification, entraînement des modèles, modèles fondamentaux, agents, produits et applications.
La différence est donc moins une contradiction qu’un changement de point de vue. Le modèle de Jensen Huang est une carte industrielle et économique, conçue pour montrer comment la valeur remonte de l’énergie jusqu’aux applications. Celui de Liao Heng ressemble davantage à un schéma d’ingénierie : il rend visibles les composants et les interfaces dissimulés derrière des termes généraux comme « puces », « infrastructure » ou « modèles ».
L’argument de Liao Heng revient à appliquer une logique de système complet : la performance ne dépend pas uniquement de l’accélérateur le plus puissant. Elle peut être limitée par l’alimentation électrique, la bande passante mémoire, le boîtier, le rendement de fabrication, les interconnexions, les outils logiciels ou encore la capacité à déployer les modèles.
Dans une chaîne aussi interdépendante, le débit, le coût et la fiabilité sont plafonnés par le maillon le moins performant — le « plus court » de la pagode. Un modèle d’IA plus sophistiqué ne peut pas compenser indéfiniment un manque de mémoire ou une interconnexion trop lente. De même, une puce rapide peut rester sous-utilisée si les compilateurs et les environnements d’exécution ne parviennent pas à lui fournir du travail efficacement.
Cette vision pousse Huawei à renforcer les interfaces entre les couches plutôt qu’à considérer la puce comme un produit isolé.
L’une des conséquences stratégiques de cette approche est de réunir un grand nombre d’accélérateurs disponibles en Chine, même si chacun est moins performant qu’un accélérateur de pointe. L’objectif consiste à concevoir conjointement les puces, la mémoire, le réseau, les compilateurs, les environnements d’exécution, la quantification des modèles et les logiciels d’entraînement distribué.
Une telle grappe peut fournir une puissance utile si la charge de travail se prête bien au parallélisme. Elle doit toutefois limiter le temps perdu à faire communiquer les puces ou à attendre qu’une partie du système soit disponible. Cette méthode peut aussi coûter plus cher en énergie, en réseau, en développement logiciel et en exploitation qu’un système composé de moins de GPU haut de gamme.
Les informations disponibles étayent cette orientation chez Huawei, mais elles ne suffisent pas encore à démontrer une équivalence avec les systèmes Nvidia les plus avancés.
La démarche s’inscrit dans un effort plus large visant à construire une chaîne technologique nationale intégrée : conception et fabrication des puces, mémoire, boîtage, frameworks d’IA et intégration des systèmes. L’enjeu est de réduire le risque qu’une restriction d’importation sur un seul maillon bloque toute la chaîne.
Les données d’IDC rapportées par Reuters indiquent qu’en 2025, les fournisseurs chinois de GPU et de puces d’IA ont représenté ensemble environ 41 % du marché chinois des serveurs équipés d’accélérateurs IA. Nvidia restait le premier fournisseur avec 55 % du marché. Huawei dominait toutefois les acteurs chinois, dans un contexte marqué par les contrôles américains à l’exportation et la pression en faveur de solutions locales.
Huawei ne contourne donc pas la physique des semi-conducteurs. L’entreprise cherche plutôt à déplacer la bataille vers l’architecture, le boîtage, les logiciels et la coordination de systèmes composés de nombreuses puces — des domaines dans lesquels une chaîne nationale intégrée peut partiellement compenser un retard en lithographie de pointe.