Huawei prévient : la course aux puces géantes de Nvidia approche de ses limites

Pour Liao Heng, cette stratégie finit toutefois par se heurter à un plafond. Il estime qu’il deviendra impossible, ou trop coûteux, de continuer indéfiniment à agrandir les matrices de calcul et à leur ajouter de la HBM. Il décrit le franchissement de cette limite comme une « avalanche » susceptible de déstabiliser toute la trajectoire actuelle .

Le scientifique affirme également que la loi de Moore — l’idée selon laquelle le nombre de transistors intégrés sur une puce augmente régulièrement — a perdu une grande partie de son intérêt économique. D’après lui, depuis les nœuds de gravure 16 nm et 7 nm, le coût par transistor ne diminue plus comme auparavant. Les progrès se poursuivent surtout sur les performances et la consommation énergétique, mais ces gains ralentissent eux aussi .

La réponse de Huawei : optimiser le temps plutôt que la taille

Huawei a présenté en mai 2026 une approche baptisée Tau Scaling Law, ou « loi d’échelle Tau ». Plutôt que de mesurer principalement le progrès par la finesse de gravure — exprimée en nanomètres — cette méthode se concentre sur τ (tau), c’est-à-dire le temps nécessaire aux signaux pour circuler dans l’ensemble du système informatique .

L’objectif est de réduire les déplacements de données et leur latence entre les différents éléments d’une puce ou d’un système, même lorsque la miniaturisation atteint ses limites. Cette vision déplace donc le centre de gravité de la compétition : il ne s’agit plus seulement de fabriquer des transistors plus petits, mais d’organiser plus efficacement la logique, la mémoire et les interconnexions.

LogicFolding, la mise en œuvre matérielle

La technologie LogicFolding constitue l’une des principales traductions concrètes de cette loi Tau. Huawei la décrit comme une méthode de conception en trois dimensions, capable d’empiler ou de rapprocher verticalement des circuits logiques, analogiques et mémoire au sein d’une architecture plus compacte .

Huawei affirme que cette organisation pourrait produire une densité de transistors supérieure de 53,5 % tout en restant compatible avec des nœuds de lithographie déjà accessibles . L’intérêt stratégique est majeur : cette voie ne dépendrait pas nécessairement des machines de lithographie ultraviolette extrême, ou EUV, auxquelles Huawei n’a pas accès dans le contexte des sanctions américaines.

Le groupe a aussi annoncé un objectif de puces de « classe 1,4 nm » d’ici à 2031 grâce à cette méthode de conception . Cette appellation décrit une capacité ou une classe de performance revendiquée, et ne signifie pas forcément que Huawei utiliserait un procédé de fabrication classique gravé littéralement à 1,4 nm.

Une stratégie adaptée aux sanctions américaines

La proposition de Huawei doit être replacée dans la rivalité technologique entre les États-Unis et la Chine. Les restrictions américaines limitent l’accès de Huawei à certains fournisseurs mondiaux, aux équipements de lithographie avancée d’ASML et aux capacités de production de fondeurs de pointe comme TSMC .

LogicFolding et la loi d’échelle Tau sont donc présentées comme un moyen de réduire l’importance de la finesse de gravure. En théorie, Huawei pourrait compenser une partie de son retard en matière de procédé par une meilleure organisation des circuits et une circulation plus rapide des données.

Liao Heng reconnaît toutefois implicitement que Huawei ne peut pas nécessairement rattraper Nvidia dans une confrontation limitée aux caractéristiques d’une seule carte ou d’une seule puce. La riposte défendue par Huawei est plutôt systémique : associer les puces Ascend, les logiciels de la pile CANN et MindSpore, ainsi que des réseaux reliant de nombreux processeurs afin d’obtenir de meilleures performances à l’échelle d’un cluster .

Une promesse encore à vérifier

La thèse de Huawei est ambitieuse, mais elle reste pour l’instant une proposition technologique et stratégique. Reuters souligne que l’approche est originale, tout en précisant qu’il reste à démontrer qu’elle puisse offrir, à grande échelle, des performances comparables à celles des architectures Nvidia de nouvelle génération .

Le débat porte donc sur deux questions. D’une part, les limites physiques et économiques décrites par Liao Heng finiront-elles effectivement par freiner le modèle des puces toujours plus grandes ? D’autre part, les gains annoncés par LogicFolding compenseront-ils les écarts de fabrication, de logiciel et d’écosystème qui séparent encore Huawei des leaders mondiaux ?

Au-delà de la technique, le discours de Liao Heng a aussi une portée industrielle et politique. Présenter la miniaturisation occidentale comme une impasse et l’innovation architecturale chinoise comme une nouvelle voie permet à Huawei de transformer une contrainte — l’accès limité aux équipements avancés — en argument pour une autre conception du progrès dans les semi-conducteurs .