Voici en quoi le nouveau mécanisme diffère de l'actuel :

• Méthode actuelle (Grace-Blackwell) : La disponibilité du périphérique est déterminée en interrogeant un registre d'apprentissage HBM via BAR0.
• Méthode Blackwell-Next : Le pilote lit la capacité CXL Device DVSEC dans l'espace de configuration PCI pour vérifier les bits MEM_INFO_VALID et MEM_ACTIVE .

L'approche CXL DVSEC suit la spécification CXL r4.0, section 8.1.3.8.2, et prend en charge des délais d'attente de 1 seconde jusqu'à un maximum de 256 secondes . L'utilisation d'un traqueur de bogues dédié d'Ubuntu confirme que le décalage de registre utilisé est 0x1C (registre bas CXL DVSEC Range 1) .

Le correctif est en attente d'intégration dans le noyau Linux 7.2 via le sous-système VFIO . La propre documentation de Nvidia pour la plateforme Vera lie également les discussions LKML pertinentes à la version minimale du noyau Linux .

Que signifie « Blackwell-Next » ?

« Blackwell-Next » semble être un nom de code temporaire de développement, et non un nom de produit final. L'analyse du secteur suggère que cette étiquette pourrait renvoyer à Blackwell Ultra (une mise à jour de mi-cycle) ou servir de préparation précoce pour l'architecture GPU Rubin . Le correctif est spécifiquement destiné aux plates-formes de centre de données de la classe Grace-Hopper/Blackwell (et non aux GPU grand public GeForce), ce qui est cohérent avec un accélérateur IA/HPC de nouvelle génération .

L'indice clé est le nouveau mécanisme CXL DVSEC. Il implique une intégration plus étroite de la sémantique mémoire CXL — la mémoire HBM du GPU est présentée comme une mémoire rattachée via CXL plutôt que comme une mémoire mappée via BAR0. Il s'agit d'un changement architectural significatif qui s'aligne directement sur les objectifs de conception de la plateforme Vera Rubin, qui traite l'ensemble du centre de données comme une unité de calcul .

Le schéma plus large : Rubin confirmé en parallèle

Des activités distinctes sur les pilotes en juin 2026 confirment que Rubin est une architecture entièrement séparée, en cours de développement actif. Le code source du module noyau GPU ouvert de Nvidia sur GitHub a ajouté un identifiant de classe GPU_ARCHITECTURE_RUBIN_GR1XX (classe d'architecture 0x1C0), distinct du GB2XX (0x1B0) de Blackwell . Cela confirme que Nvidia développe en parallèle le support noyau pour Blackwell-Next et Rubin.

Nvidia a publié 12 séries de correctifs pour ses pilotes noyau open source en 2026 pour prendre en charge ses derniers GPU sur Linux . C'est une pratique bien établie chez Nvidia : l'entreprise prévisualise régulièrement ses architectures GPU à venir via des correctifs précoces pour le noyau Linux, souvent des mois avant les annonces matérielles officielles :

• Grace Blackwell (GB) a été activé de la même manière via des correctifs VFIO fin 2024 .
• Rubin (GR1XX) : des identifiants d'architecture sont apparus dans le code source du module noyau GPU ouvert en juin 2026 .
• Un nouveau système de registre Boot42 a été introduit dans les correctifs du pilote Nova pour prendre en charge les GPU Rubin, remplaçant la logique d'initialisation Boot0 de longue date .

Conséquences pour la feuille de route de Nvidia

Le correctif Blackwell-Next s'inscrit dans un schéma clair : un nom de code temporaire de développement apparaissant dans un correctif du noyau de production, donnant un signal précoce et fiable de la feuille de route de Nvidia avant que la marque officielle ne révèle le nom final du produit.

Blackwell-Next représente très probablement l'étape de transition de Nvidia vers la plateforme Rubin complète. Le détail architectural visible dans les correctifs — en particulier le passage au CXL DVSEC — confirme que Nvidia investit massivement dans la sémantique mémoire CXL pour ses supercalculateurs IA de nouvelle génération.

Voici en quoi le nouveau mécanisme diffère de l'actuel :

• Méthode actuelle (Grace-Blackwell) : La disponibilité du périphérique est déterminée en interrogeant un registre d'apprentissage HBM via BAR0.
• Méthode Blackwell-Next : Le pilote lit la capacité CXL Device DVSEC dans l'espace de configuration PCI pour vérifier les bits MEM_INFO_VALID et MEM_ACTIVE .

L'approche CXL DVSEC suit la spécification CXL r4.0, section 8.1.3.8.2, et prend en charge des délais d'attente de 1 seconde jusqu'à un maximum de 256 secondes . L'utilisation d'un traqueur de bogues dédié d'Ubuntu confirme que le décalage de registre utilisé est 0x1C (registre bas CXL DVSEC Range 1) .

Le correctif est en attente d'intégration dans le noyau Linux 7.2 via le sous-système VFIO . La propre documentation de Nvidia pour la plateforme Vera lie également les discussions LKML pertinentes à la version minimale du noyau Linux .

Que signifie « Blackwell-Next » ?

« Blackwell-Next » semble être un nom de code temporaire de développement, et non un nom de produit final. L'analyse du secteur suggère que cette étiquette pourrait renvoyer à Blackwell Ultra (une mise à jour de mi-cycle) ou servir de préparation précoce pour l'architecture GPU Rubin . Le correctif est spécifiquement destiné aux plates-formes de centre de données de la classe Grace-Hopper/Blackwell (et non aux GPU grand public GeForce), ce qui est cohérent avec un accélérateur IA/HPC de nouvelle génération .

L'indice clé est le nouveau mécanisme CXL DVSEC. Il implique une intégration plus étroite de la sémantique mémoire CXL — la mémoire HBM du GPU est présentée comme une mémoire rattachée via CXL plutôt que comme une mémoire mappée via BAR0. Il s'agit d'un changement architectural significatif qui s'aligne directement sur les objectifs de conception de la plateforme Vera Rubin, qui traite l'ensemble du centre de données comme une unité de calcul .

Le schéma plus large : Rubin confirmé en parallèle

Des activités distinctes sur les pilotes en juin 2026 confirment que Rubin est une architecture entièrement séparée, en cours de développement actif. Le code source du module noyau GPU ouvert de Nvidia sur GitHub a ajouté un identifiant de classe GPU_ARCHITECTURE_RUBIN_GR1XX (classe d'architecture 0x1C0), distinct du GB2XX (0x1B0) de Blackwell . Cela confirme que Nvidia développe en parallèle le support noyau pour Blackwell-Next et Rubin.

Nvidia a publié 12 séries de correctifs pour ses pilotes noyau open source en 2026 pour prendre en charge ses derniers GPU sur Linux . C'est une pratique bien établie chez Nvidia : l'entreprise prévisualise régulièrement ses architectures GPU à venir via des correctifs précoces pour le noyau Linux, souvent des mois avant les annonces matérielles officielles :

• Grace Blackwell (GB) a été activé de la même manière via des correctifs VFIO fin 2024 .
• Rubin (GR1XX) : des identifiants d'architecture sont apparus dans le code source du module noyau GPU ouvert en juin 2026 .
• Un nouveau système de registre Boot42 a été introduit dans les correctifs du pilote Nova pour prendre en charge les GPU Rubin, remplaçant la logique d'initialisation Boot0 de longue date .

Conséquences pour la feuille de route de Nvidia

Le correctif Blackwell-Next s'inscrit dans un schéma clair : un nom de code temporaire de développement apparaissant dans un correctif du noyau de production, donnant un signal précoce et fiable de la feuille de route de Nvidia avant que la marque officielle ne révèle le nom final du produit.

Blackwell-Next représente très probablement l'étape de transition de Nvidia vers la plateforme Rubin complète. Le détail architectural visible dans les correctifs — en particulier le passage au CXL DVSEC — confirme que Nvidia investit massivement dans la sémantique mémoire CXL pour ses supercalculateurs IA de nouvelle génération.