Qualcomm mise sur le calcul proche de la mémoire pour défier Nvidia dans l’IA

Qualcomm prépare une offensive de plusieurs années contre la domination de Nvidia dans les infrastructures d’intelligence artificielle. Mais son angle d’attaque n’est pas d’abord la performance brute en entraînement : l’entreprise vise l’économie de l’inférence, c’est-à-dire le coût et l’énergie nécessaires pour produire les réponses d’un modèle.

Son pari central s’appelle High Bandwidth Compute, ou HBC. Cette architecture rapproche le calcul de la mémoire afin de limiter les allers-retours de données. Elle s’inscrit dans une offre plus large, baptisée Dragonfly, qui réunit accélérateurs d’inférence, processeur serveur, interconnexions, services de conception de puces et logiciels.

L’idée est cohérente, mais elle reste une promesse de feuille de route. La véritable épreuve viendra avec le matériel de production, les rendements d’assemblage, les benchmarks indépendants et les premiers déploiements à grande échelle.

HBC s’attaque au goulot d’étranglement de l’inférence

Lorsqu’un grand modèle de langage génère une réponse, il doit relire une quantité importante de données en mémoire à chaque nouveau jeton. Dans cette phase dite de « décodage », le déplacement des poids du modèle peut devenir plus contraignant que le calcul lui-même. La consommation, la latence et le coût de la mémoire deviennent alors déterminants.

Qualcomm veut réduire ce problème en plaçant une puce de calcul sous une pile de mémoire LPDDR. Les différentes couches sont reliées par des vias traversants en silicium, ou TSV, afin de rapprocher la logique des données stockées. 245

La nuance est importante : Qualcomm ne dit pas nécessairement que la LPDDR possède une bande passante conventionnelle supérieure à celle de tous les systèmes HBM. Son argument porte plutôt sur la bande passante effective. Certaines opérations pourraient être exécutées dans le boîtier, sans faire transiter autant de données entre la mémoire et le processeur principal. 29

Pour la première génération, associée à l’accélérateur Dragonfly AI250, Qualcomm annonce jusqu’à 133 To/s de bande passante mémoire effective par carte, soit une amélioration revendiquée de 18 fois par rapport à l’AI200 équipé de LPDDR5X. 4 D’autres analyses rapportent également une promesse pouvant atteindre six fois plus de bande passante par watt que des implémentations HBM actuelles. 813

Ces chiffres doivent toutefois être lus avec prudence. Une bande passante effective, une mesure par carte, une mesure au niveau d’une baie et la bande passante d’une pile HBM individuelle ne désignent pas la même chose. Comparer directement des centaines de téraoctets par seconde à la valeur d’une seule pile HBM ne constitue donc pas un test de performance équivalent.

Pour l’instant, les chiffres de Qualcomm doivent être considérés comme des revendications architecturales et d’efficacité énergétique. La validation décisive viendra de mesures indépendantes du débit de génération de jetons sur des charges d’inférence représentatives.

Samsung et SK hynix devront relever le défi industriel

Qualcomm conçoit la couche de calcul et assure l’intégration du système. Samsung Electronics et SK hynix seraient associés au projet en tant que partenaires mémoire, notamment pour le travail sur l’empilement de la DRAM. Le conditionnement avancé sera lui aussi déterminant. 15

HBC est donc autant un pari industriel et packaging qu’un pari de conception de processeur. Le succès commercial dépendra de plusieurs facteurs : qualification de la mémoire, rendement de l’assemblage 3D, dissipation thermique, tests et capacité à produire suffisamment de systèmes à un coût acceptable.

Une architecture peut être très convaincante sur le papier et rester non compétitive si elle est trop difficile à fabriquer, trop chaude ou trop chère à déployer. Qualcomm prévoit une commercialisation de la première génération HBC en 2027, puis d’une deuxième génération en 2028. 14

Il s’agit donc d’une transition progressive sur plusieurs cycles de produits, et non d’un remplacement immédiat des accélérateurs Nvidia déjà installés dans les centres de données.

Dragonfly veut vendre une plateforme complète

Qualcomm ne présente pas HBC comme un simple substitut à un GPU. La marque Dragonfly doit regrouper les systèmes d’inférence, les accélérateurs HBC, le processeur serveur C1000, les solutions réseau et les services de conception de silicium personnalisé. 1516

Le Dragonfly C1000 est un processeur serveur à architecture en chiplets, conçu pour les charges d’IA agentique, les usages généralistes et les nœuds de tête qui orchestrent les ressources d’un système d’IA. 7

Qualcomm et Meta ont annoncé une collaboration portant sur plusieurs générations de processeurs pour centres de données. La production de la première génération du C1000 est prévue à partir du second semestre 2028. 18

Cet accord constitue un signal de crédibilité important : Meta devient un client serveur annoncé et Qualcomm obtient une voie d’accès potentielle à une infrastructure hyperscale. Mais sa portée ne doit pas être exagérée. L’annonce concerne le processeur C1000 ; elle ne démontre pas, à elle seule, que Meta adoptera les accélérateurs HBC de Qualcomm en volume.

Cette décision dépendra encore des performances, de la fiabilité, des logiciels, de l’approvisionnement, de l’intégration réseau et du coût total de possession.

Le logiciel doit réduire la dépendance à CUDA

Le matériel ne suffit pas à faire vaciller une plateforme installée. Nvidia bénéficie d’un avantage considérable avec CUDA, ses bibliothèques, ses outils de développement et les habitudes prises par les équipes d’ingénieurs.

L’acquisition de Modular donne à Qualcomm deux éléments importants de sa stratégie logicielle : le langage Mojo et la plateforme MAX. L’objectif annoncé est de faciliter l’exécution de modèles génératifs et d’agents d’IA sur des processeurs différents, dans les centres de données comme en périphérie de réseau. 19

La promesse stratégique est celle de la portabilité : un développeur pourrait déplacer plus facilement un modèle ou une charge de travail entre plusieurs types de processeurs, sans réécrire toute la pile logicielle pour un fournisseur donné. Le langage Mojo et son compilateur ont par ailleurs été rendus entièrement open source selon les informations communiquées lors de la conférence ModCon 2026. 46

Si cette approche fonctionne, elle pourrait réduire le coût de migration pour les clients qui évaluent des solutions Qualcomm aux côtés de Nvidia, AMD ou d’autres accélérateurs. Elle ne reproduit toutefois pas automatiquement la profondeur de l’écosystème CUDA, la maturité de ses bibliothèques ni son historique en production.

Les affirmations de gains de performance importants par rapport aux implémentations natives doivent donc rester prospectives tant qu’elles ne sont pas étayées par des tests transparents et reproductibles.

Qualcomm développe aussi ses compétences autour de RISC-V. L’acquisition documentée concerne Ventana Micro Systems, et non l’entreprise « Antenna Microsystems » mentionnée dans la question initiale. Qualcomm indique que Ventana renforce son ingénierie et ses efforts en faveur de l’écosystème RISC-V. 2354

Hugging Face relie le cloud et la périphérie

Le partenariat élargi avec Hugging Face doit faciliter l’arrivée de charges de travail de la plateforme sur les systèmes Dragonfly, l’intégration de modèles et l’orchestration hybride entre appareils et centres de données. 21

Cette coopération soutient le positionnement plus large de Qualcomm : la même entreprise veut fournir des technologies pour les centres de données, les smartphones, les systèmes embarqués et l’IA physique.

L’avantage potentiel est un parcours de déploiement continu, depuis l’infrastructure cloud jusqu’aux appareils en périphérie. Mais un portefeuille étendu ne devient une véritable alternative à Nvidia que si les développeurs peuvent déployer leurs modèles facilement et si les opérateurs obtiennent de meilleurs résultats économiques en production.

HBC s’inscrit dans une course mondiale autour de la mémoire

Qualcomm n’est pas seul à chercher une réponse au « mur mémoire » de l’IA. L’industrie tente à la fois d’augmenter la bande passante et de réduire la quantité de données qui doivent circuler entre mémoire et calcul.

Samsung développe la LPDDR5X-PIM, une mémoire intégrant de la logique de traitement afin que certaines opérations soient réalisées plus près des données. Lors de démonstrations rapportées autour de Hot Chips 2026, Samsung a annoncé 81,3 jetons par seconde contre 27 jetons par seconde pour une LPDDR5X conventionnelle dans la comparaison citée. 313639

SK hynix travaille de son côté sur le conditionnement hybride et l’iHBM pour répondre aux difficultés de chaleur et de densité liées à l’augmentation de la hauteur des piles HBM. 32 L’entreprise ne s’attendrait toutefois pas à ce que le bonding hybride soit prêt pour HBM4E, ce qui pourrait repousser cette transition à une génération HBM ultérieure. 40

Samsung a également annoncé des échantillons HBM4E atteignant jusqu’à 3,6 To/s par pile et des vitesses de signal allant jusqu’à 16 Gbit/s. 41 Cette évolution est importante : HBC ne se mesurera pas à une version figée de la HBM de 2025 ou 2026, mais à une technologie qui progresse elle aussi.

Les éléments fournis ne permettent en revanche pas de confirmer les affirmations plus précises concernant un dispositif MX1 de Samsung basé sur CXL, une adoption par DeepX ou une mise en garde spécifique de Micron sur l’aggravation des goulets d’étranglement. Ces détails ne doivent donc pas être présentés comme établis dans cette analyse.

Les tests décisifs pour Qualcomm

La stratégie de Qualcomm repose sur plusieurs piliers :

• Cibler l’inférence en premier, notamment les charges de décodage où le déplacement des données peut dominer l’économie de chaque jeton. 29
• Intégrer l’ensemble du système, avec des accélérateurs, des processeurs, du réseau et du silicium personnalisé au sein de Dragonfly. 1516
• Abaisser les barrières logicielles, grâce à Mojo et MAX, afin de rendre les charges plus portables entre plateformes. 1946
• Gagner en crédibilité auprès des clients, avec l’accord annoncé de Meta autour du C1000, dont la production est prévue au second semestre 2028. 18
• Couvrir plusieurs niveaux de déploiement, le partenariat avec Hugging Face servant de passerelle entre cloud, appareils et infrastructures de données. 21

Les risques sont tout aussi nets. HBC doit atteindre la production avec des rendements et des caractéristiques thermiques acceptables. Qualcomm devra publier des comparaisons précises par charge de travail, en distinguant la bande passante effective de la bande passante brute de l’interface. Le compilateur et l’environnement d’exécution devront prendre en charge les modèles réellement utilisés par les clients. Les partenaires mémoire devront pouvoir fournir la technologie à grande échelle.

Enfin, les clients devront juger que les gains justifient l’adoption d’une nouvelle plateforme en parallèle de CUDA.

Le verdict : une architecture crédible, pas encore un remplacement de Nvidia

Qualcomm a construit une thèse cohérente : rapprocher le calcul de la mémoire pourrait améliorer le coût, la latence et la consommation de l’inférence, tandis que Dragonfly, C1000, Modular et Hugging Face cherchent à couvrir le reste de la pile technologique.

Mais HBC demeure pour l’instant un défi futur, et non une preuve de remplacement de Nvidia. Les rendez-vous à surveiller sont la mise sur le marché du matériel HBC de première génération en 2027, le lancement prévu du C1000 au second semestre 2028 et, surtout, la validation indépendante par des clients des performances et du coût total de possession.