EMIB-T contre CoWoS : Intel veut desserrer l’étau du packaging de l’IA

Le goulet d’étranglement des puces d’intelligence artificielle ne se situe plus seulement au niveau des wafers produits avec les procédés les plus avancés ou de la mémoire HBM. Il se déplace aussi vers le packaging avancé, c’est-à-dire l’assemblage de plusieurs composants — processeurs, chiplets et mémoire — au sein d’un même boîtier.

Le CoWoS de TSMC reste la plateforme de référence pour les grands processeurs d’IA associés à de la mémoire HBM. Mais ses capacités sont largement réservées, ce qui ouvre une fenêtre stratégique pour Intel. Avec EMIB-T, le groupe américain veut proposer une seconde voie, notamment pour les ASIC personnalisés et les designs pour lesquels la taille du boîtier, le coût ou la diversification des fournisseurs comptent davantage que la densité maximale des interconnexions.

Le message d’Intel est toutefois mesuré : EMIB-T n’est pas présenté comme un remplacement universel et immédiat du CoWoS. L’objectif est plutôt de faire coexister deux architectures adaptées à des besoins différents.

Deux architectures de packaging très différentes

La famille CoWoS de TSMC place généralement une large couche d’interconnexion à haute densité sous les puces logiques et les empilements HBM. CoWoS-S utilise un interposeur complet en silicium, tandis que CoWoS-L associe un interposeur en couche de redistribution — ou RDL — à des ponts de silicium localisés. Cette architecture a contribué à faire du CoWoS une solution majeure pour les boîtiers intégrant des GPU et de la mémoire à forte bande passante. 3336

Intel suit une autre logique avec EMIB. La technologie insère de petits ponts de silicium dans un substrat organique, uniquement aux endroits où des puces voisines doivent échanger des données à très haute densité. EMIB-T ajoute des vias traversant le silicium, ou TSV, dans ces ponts. L’objectif est d’améliorer la distribution verticale de l’alimentation et des signaux dans des boîtiers hétérogènes complexes, sans recourir à un interposeur en silicium couvrant l’ensemble du package. 53435

Cette différence se traduit par des avantages potentiels distincts :

• CoWoS : une surface de routage large et dense, adaptée aux designs recherchant la plus forte densité de bande passante entre la logique et la mémoire HBM.
• EMIB-T : des ponts localisés, qui limitent la quantité de silicium utilisée comme interposeur et peuvent être répartis autour de plusieurs chiplets et empilements mémoire.
• Le compromis : EMIB-T transfère davantage de responsabilités au substrat organique, tandis que CoWoS bénéficie d’une expérience plus longue en production à grande échelle pour les puces d’IA et la HBM. 3641

Le pari d’Intel : de très grands boîtiers sans interposeur complet

Intel a présenté des configurations EMIB-T dépassant 120 × 120 millimètres, avec plus de neuf équivalents de réticule de silicium, jusqu’à 12 modules HBM, quatre chiplets de calcul haute densité et plus de 20 ponts d’interconnexion. Ces caractéristiques placent la technologie dans la catégorie des très grands accélérateurs d’IA et des designs fortement dépendants de la HBM. 1132

La taille du boîtier ne suffit cependant pas à démontrer un avantage définitif. CoWoS-L serait aujourd’hui capable de prendre en charge des boîtiers équivalant à environ 5,5 fois la taille d’un réticule, tandis que TSMC a évoqué une feuille de route dépassant 14 fois cette taille plus tard dans la décennie. L’argument le plus solide d’EMIB-T porte donc sur sa modularité, ses économies potentielles et la diversification de l’offre, plutôt que sur une domination incontestée en matière de dimensions. 33

Des estimations industrielles évoquent des économies pouvant atteindre 50 % pour EMIB-T et des rendements de boîtier proches de 90 %. Ces chiffres doivent être interprétés avec prudence : il s’agit d’estimations rapportées, et non de résultats de production indépendants, comparables et publiés par les fabricants. Le rendement des substrats reste par ailleurs présenté comme un obstacle important. 1631

Quelles entreprises s’intéressent à EMIB-T ?

Les informations publiques distinguent un soutien clairement confirmé d’un ensemble plus large de clients potentiels ou de programmes en évaluation.

MediaTek : un soutien public aux deux plateformes

MediaTek a déclaré publiquement prendre en charge à la fois les technologies de packaging avancé de TSMC et d’Intel, afin de laisser ses clients choisir l’approche qui leur convient. Reuters a rapporté que le groupe considère CoWoS et EMIB comme deux options de son offre de silicium personnalisé. 17

Des informations sectorielles distinctes indiquent que MediaTek envisage d’utiliser CoWoS et EMIB-T en parallèle pour de grands ASIC d’IA. La conclusion la plus solide est donc que MediaTek a confirmé publiquement la prise en charge des deux plateformes ; la répartition exacte entre les différents programmes clients reste moins certaine. 18

Broadcom et Meta : des évaluations rapportées

Broadcom et Meta auraient étudié EMIB ou un transfert partiel depuis CoWoS, notamment pour réduire les coûts et diversifier leurs approvisionnements. Les informations disponibles ne font pas état d’une commande de production EMIB-T à gros volume officiellement annoncée par l’une ou l’autre entreprise. 1824

Google : un intérêt rapporté, sans contrat public établi

Plusieurs articles associent les futures générations de TPU de Google à un packaging Intel. Certains affirment que Google aurait sélectionné ou commandé le packaging Intel pour une prochaine génération, tandis que d’autres parlent plutôt d’une adoption attendue. Intel et Google n’ayant pas publié de conditions de production définitives dans les éléments examinés, Google doit être considéré comme un client potentiel fortement cité, et non comme un client EMIB-T confirmé. 192123

Nvidia : un intérêt logique, mais aucune commande EMIB-T rendue publique

Nvidia aurait manifesté de l’intérêt pour EMIB-T alors que les capacités CoWoS restent tendues. Aucun contrat EMIB-T à gros volume n’est toutefois publiquement établi dans les sources citées. Nvidia demeure le principal consommateur rapporté de la capacité CoWoS de TSMC, ce qui lui donne une raison d’étudier d’autres options, même si ses produits les plus haut de gamme continuent à s’appuyer sur CoWoS. 1842

Amazon : EMIB-T ciblé pour Trainium 3

L’accélérateur Trainium 3 d’Amazon Web Services a été présenté comme un utilisateur potentiel d’EMIB-T. Cette information n’a pas été confirmée publiquement par Amazon ou Intel dans les sources examinées : il s’agit donc d’une cible rapportée, et non d’un programme de production annoncé. 21

SK hynix : des travaux rapportés sur l’intégration de la HBM

SK hynix testerait un packaging 2,5D basé sur EMIB avec sa propre mémoire HBM, tout en examinant les matériaux et les fournisseurs susceptibles d’être utilisés pour une production future. Cela témoigne d’une évaluation technologique ou d’une collaboration, mais ne prouve pas un engagement ferme en faveur de services de packaging Intel à grande échelle. 25

Le bilan peut être résumé ainsi :

• Soutien confirmé publiquement : MediaTek prend en charge CoWoS et EMIB.
• Évaluation ou intérêt rapporté : Broadcom, Meta, Nvidia et SK hynix.
• Adoption potentielle rapportée : Google et Amazon.
• Contrats EMIB-T à gros volume rendus publics : aucun n’est établi dans les éléments examinés.

Pourquoi la capacité CoWoS crée une ouverture pour Intel

Les estimations d’analystes montrent pourquoi les concepteurs de puces cherchent une alternative. KGI estime que la capacité annuelle CoWoS de TSMC pourrait atteindre environ 670 000 wafers en 2025 puis 1 million en 2026, Nvidia représentant près de 65 % de la capacité prévue pour 2026. 42

D’autres prévisions sont nettement plus ambitieuses : elles tablent sur environ 1,275 million de wafers en 2026 et 2,31 millions en 2027. Les écarts s’expliquent par des définitions différentes de la capacité, le calendrier de montée en puissance et la part croissante des variantes CoWoS. Ces chiffres doivent donc être considérés comme des prévisions, et non comme des totaux de marché définitifs. 1648

Les projections de demande restent elles aussi supérieures. Une estimation fondée sur des travaux de Morgan Stanley, citée dans la presse spécialisée, évoque environ 1,384 million de wafers demandés par les principaux clients en 2026, puis 2,682 millions en 2027. 1648

Nvidia pourrait à elle seule représenter environ 60 % de la demande mondiale en 2026 selon certaines estimations. D’autres évaluations placent sa part à environ 50 % ou davantage de la capacité TSMC jusqu’en 2027. Ces pourcentages ne sont pas des données publiées par TSMC et varient selon que la comparaison porte sur la demande totale, la capacité de TSMC ou une variante précise du CoWoS. 264243

La concentration du marché est également notable. Une estimation affirme que Nvidia, Google, AMD et Amazon ont consommé ensemble plus de 90 % de la capacité de packaging CoWoS en 2025. Si elle se vérifie, cette concentration expose les autres concepteurs aux décisions d’allocation et les incite à qualifier un second fournisseur de packaging avancé. 44

Pourquoi les clients veulent une seconde voie

La diversification de la chaîne d’approvisionnement répond à quatre préoccupations concrètes.

1. Le risque de capacité et de calendrier

Une puce peut disposer de suffisamment de wafers de calcul et de mémoire HBM, mais rester bloquée si aucun créneau de packaging n’est disponible. Plusieurs rapports décrivent les capacités CoWoS comme largement réservées jusqu’en 2026, faisant du packaging avancé une contrainte de production à part entière. 4546

2. Le potentiel de réduction des coûts

Une architecture à ponts localisés peut utiliser moins de silicium qu’un interposeur complet. Cela ouvre la possibilité de réduire le coût du boîtier, mais le résultat dépend de la complexité du substrat, des rendements, des procédés d’assemblage et du design concerné. Les économies de 50 % rapportées doivent donc être considérées comme une estimation industrielle ou un objectif, pas comme un résultat garanti pour chaque client. 631

3. Une meilleure adéquation avec certains ASIC d’IA

Les hyperscalers et les concepteurs de puces développent de plus en plus d’accélérateurs personnalisés combinant différemment chiplets de calcul, entrées-sorties et mémoire HBM. L’approche par ponts d’EMIB-T peut être intéressante lorsqu’un boîtier doit offrir une grande surface et plusieurs connexions localisées à haute densité, notamment pour les ASIC personnalisés et certains designs orientés inférence. CoWoS pourrait rester préférable lorsque la priorité est la densité uniforme maximale du routage et une intégration HBM éprouvée. 3637

4. La diversification des fournisseurs

Qualifier Intel donnerait aux concepteurs de puces accès à un second écosystème de packaging avancé et réduirait leur dépendance à une seule plateforme pour planifier les capacités futures. Cela ne signifie pas nécessairement l’abandon de TSMC : une stratégie à deux fournisseurs peut réserver CoWoS à certains produits et orienter d’autres designs vers EMIB-T.

Quand Intel commencera-t-il à générer des revenus ?

Intel prévoit que les revenus liés au packaging avancé, dont EMIB-T, commenceront à monter en puissance au second semestre 2027. L’activité devrait devenir une contribution récurrente significative en 2028, puis atteindre son plein régime en 2029. 34

Le directeur financier d’Intel, Dave Zinsner, a évoqué des accords de packaging avancé pouvant représenter plusieurs milliards de dollars par an et par client. Les noms des clients, les volumes et les conditions économiques des contrats signés n’ont toutefois pas été entièrement dévoilés. L’opportunité est donc importante, mais sa concrétisation dépendra de la capacité d’Intel à transformer les évaluations en designs qualifiés, à obtenir des rendements fiables sur les substrats et les boîtiers, puis à augmenter la production dans les délais prévus. 83

Vers une coexistence avant un éventuel remplacement

À court terme, le rôle le plus probable d’EMIB-T est celui d’une plateforme complémentaire. CoWoS dispose d’une base installée et d’une longue expérience de production pour les grands boîtiers d’IA et de HBM. EMIB-T propose une autre voie aux clients qui recherchent davantage de capacité, des boîtiers hétérogènes de très grande taille, un coût potentiellement inférieur ou un meilleur rapport de force dans leurs négociations avec les fournisseurs.

Le véritable test ne sera pas seulement la capacité d’Intel à présenter un grand boîtier dans des documents techniques. Il faudra voir si les clients passent de l’évaluation à une production régulière et à gros volume lorsque la montée en revenus commencera en 2027. D’ici là, EMIB-T constitue une alternative crédible et une pression concurrentielle importante sur CoWoS — mais pas encore un remplacement généralisé démontré.