Comment la lithographie High‑NA EUV d’ASML transforme la fabrication de semi‑conducteurs

La lithographie High‑NA EUV développée par ASML représente l’une des avancées les plus importantes de l’industrie des semi‑conducteurs depuis l’introduction de l’EUV (Extreme Ultraviolet). En améliorant la résolution optique des machines de lithographie, elle permet de graver des structures plus petites sur les wafers de silicium — un élément clé pour poursuivre la miniaturisation des puces vers des nœuds autour de 1,4 nm.

Les premières installations ont déjà commencé dans certaines usines de pointe. Les premiers composants fabriqués avec cette technologie pourraient apparaître en production limitée au milieu des années 2020, avant une adoption industrielle plus large quelques années plus tard.

Ce que change la technologie High‑NA EUV

Les systèmes EUV actuels utilisent une ouverture numérique (NA) de 0,33. La nouvelle génération High‑NA la porte à 0,55, ce qui améliore la résolution optique et permet de graver des motifs beaucoup plus fins sur les wafers.

Cette évolution est cruciale pour les technologies de pointe. Dans les procédés actuels, les fabricants doivent souvent utiliser des techniques complexes de multi‑patterning — plusieurs expositions successives pour obtenir des motifs suffisamment petits.

Avec High‑NA EUV, une partie de ces motifs peut être réalisée en moins d’expositions, ce qui simplifie le processus de fabrication.

Les estimations de l’industrie indiquent que ces machines peuvent imprimer des structures d’environ 8 nm en une seule passe, contre environ 13 nm avec les scanners EUV actuels. La taille réellement exploitable dépend toutefois d’autres facteurs comme les matériaux photosensibles, les masques et l’architecture de la puce.

En pratique, cela signifie :

• moins d’étapes de lithographie sur les couches critiques,
• moins d’erreurs d’alignement entre motifs,
• et une complexité de fabrication réduite.

Quand verrons‑nous les premières puces High‑NA

ASML et Intel ont annoncé leur collaboration pour introduire cette technologie dans la production industrielle, Intel ayant passé la première commande pour le système TWINSCAN EXE:5200.

Les premières machines ont commencé à être livrées entre 2025 et 2026, principalement pour les phases de test, de développement de procédés et de montée en cadence initiale.

Dans l’industrie des semi‑conducteurs, l’installation d’un nouvel équipement ne signifie pas une production immédiate à grande échelle. Les fabricants doivent encore :

• optimiser les procédés,
• intégrer la machine dans toute la chaîne de fabrication,
• et valider les rendements.

Selon plusieurs prévisions du secteur :

• 2025–2026 : production pilote ou volumes limités
• 2027–2028 : production de masse plus large dans l’industrie

Ces machines devraient jouer un rôle central dans les futurs nœuds autour de 1,4 nm.

Les avantages techniques et économiques

La technologie High‑NA apporte plusieurs bénéfices importants.

Résolution plus élevée
Le passage de 0,33 à 0,55 NA améliore considérablement la précision de gravure des scanners EUV.

Moins d’étapes de patterning
La réduction du multi‑patterning simplifie les procédés et peut accélérer les cycles de production.

Meilleurs rendements potentiels
Moins d’étapes et moins d’alignements critiques peuvent réduire les erreurs de fabrication et améliorer les rendements.

Un coût extrêmement élevé
Chaque machine High‑NA EUV coûte environ 350 millions de dollars. Les fabricants doivent donc comparer cet investissement massif avec les économies possibles : moins de masques, moins d’étapes de lithographie et une densité de transistors plus élevée.

Les premiers industriels à adopter la technologie

Les premières installations concernent surtout les entreprises qui développent les procédés les plus avancés.

Intel
Le groupe américain est généralement considéré comme le premier adopteur majeur et a commandé les premiers systèmes de production High‑NA à ASML.

Samsung
Le géant sud‑coréen aurait commandé plusieurs machines, avec des livraisons attendues entre 2025 et 2026.

SK hynix
Le fabricant de mémoire utilise également ces systèmes dans ses installations de développement pour préparer les futures générations de DRAM.

TSMC
Le leader mondial de la fonderie semble adopter une approche plus prudente, évaluant les coûts et les gains technologiques avant une adoption à grande échelle.

Une adoption massive attendue vers la fin de la décennie

La plupart des analyses convergent vers un déploiement en deux étapes :

• Milieu des années 2020 : développement technologique et production initiale
• Fin des années 2020 (2027–2028) : production de masse à grande échelle avec High‑NA EUV

Cette période correspond à ce que certains analystes appellent déjà « l’ère de l’ångström », où les nœuds technologiques sont mesurés en fractions de nanomètre.

Pourquoi l’IA stimule la demande pour ces machines

L’essor de l’intelligence artificielle est devenu un moteur majeur pour l’industrie des semi‑conducteurs.

ASML explique que le marché passe progressivement d’un monde de « chips partout » à « des puces pour l’IA partout », l’IA alimentant la demande dans de nombreux segments du secteur.

L’entreprise a également relevé ses perspectives de revenus après une forte hausse des commandes, les fabricants de puces accélérant leurs plans d’expansion de capacité pour répondre à la demande liée à l’IA.

Dans ce contexte, les machines d’ASML occupent une position stratégique : toutes les puces les plus avancées — notamment les GPU et accélérateurs d’IA — dépendent de ces équipements de lithographie.

La place de l’Inde dans cette évolution

L’Inde tente de développer sa propre industrie des semi‑conducteurs via l’initiative gouvernementale India Semiconductor Mission.

Les autorités indiquent que le pays vise un début de production commerciale de puces en 2026.

Cependant, ces premières usines se concentreront surtout sur la mise en place d’une capacité industrielle de base. Les systèmes High‑NA EUV, conçus pour les procédés les plus avancés, devraient rester pour l’instant concentrés dans les grands pôles technologiques comme les États‑Unis, la Corée du Sud et Taïwan.

À plus long terme, si l’écosystème indien des semi‑conducteurs se développe, il pourrait créer une demande pour les services, l’infrastructure et éventuellement des équipements plus avancés.

En résumé

La technologie High‑NA EUV constitue la prochaine grande étape de la fabrication de semi‑conducteurs. Grâce à une résolution optique supérieure et à une réduction de la complexité des procédés, elle permettra de poursuivre la miniaturisation des transistors dans l’ère de l’ångström.

Les premières puces devraient apparaître en production limitée autour de 2025–2026, mais l’impact majeur devrait se faire sentir vers 2027–2028, lorsque plusieurs fabricants passeront à la production de masse avec ces machines.

Dans la course mondiale aux processeurs d’intelligence artificielle, l’accès à ces systèmes de lithographie valant 350 millions de dollars pièce pourrait devenir l’un des avantages technologiques les plus décisifs de la décennie.