Le plan secret de Huawei pour fabriquer des puces de pointe sans les machines d'ASML

Cette stratégie vise à s'affranchir de la dépendance de l'industrie envers les machines de lithographie extrême ultraviolet (EUV) d'ASML, que la Chine n'a pas le droit d'acheter. Plutôt que de s'épuiser à miniaturiser les transistors — la voie traditionnelle de la loi de Moore, désormais bloquée par l'accès aux outils EUV —, le nouveau cadre de Huawei tente de changer les règles du jeu. L'annonce, faite par la directrice des semi-conducteurs, He Tingbo, lors du symposium international IEEE sur les circuits et les systèmes à Shanghai le 25 mai 2026, a exposé une feuille de route visant à atteindre une densité de transistors équivalente à un nœud de procédé de 1,4 nanomètre d'ici 2031, tout en continuant à utiliser des outils de lithographie profonde ultraviolet (DUV) plus anciens .

Qu'est-ce que la loi d'échelle Tau ?

La loi d'échelle Tau (τ) est la solution proposée par Huawei pour remplacer la loi de Moore. Plutôt que de mesurer le progrès par la taille de gravure d'un transistor, elle le mesure par le délai de propagation du signal — le temps nécessaire à une donnée pour circuler à travers une puce et un système . L'objectif est de comprimer cette constante de temps, tau, simultanément à quatre niveaux : celui du dispositif (en minimisant la résistance et la capacité parasite), celui du circuit, celui de la puce et celui du système complet .

Il s'agit d'un changement radical de cible d'optimisation. Là où l'industrie a historiquement cherché à obtenir des géométries plus petites, Huawei cherche désormais à accélérer le signal. L'annonce officielle de l'entreprise décrit cette loi comme « un nouveau principe directeur pour l'évolution des semi-conducteurs et des systèmes électroniques » .

Qu'est-ce que l'architecture LogicFolding ?

LogicFolding est la mise en œuvre physique de la loi d'échelle Tau. Il s'agit d'une technique d'empilement 3D vertical de la logique qui replie les circuits logiques en plusieurs couches, raccourcissant le câblage du chemin critique et réduisant la charge résistive et capacitive qui ralentit les signaux . Huawei affirme que cette approche permet d'augmenter de 55 % la densité de transistors par rapport aux conceptions planes conventionnelles et d'améliorer de 41 % l'efficacité énergétique des cœurs de performance .

La feuille de route publiée par Huawei prévoit une puce à deux couches sur le marché en 2026, probablement dans un nouveau processeur Kirin pour la série Mate 90, et une puce à trois couches d'ici 2031, capable d'atteindre une densité de transistors équivalente à ce que TSMC et Samsung obtiendraient avec un nœud de 1,4 nm . Il est crucial de noter que tout ceci est planifié sans lithographie EUV .

Le piège : une technologie non éprouvée à grande échelle

Malgré ces affirmations audacieuses, plusieurs raisons majeures incitent au scepticisme. Premièrement, le gain de densité de 55 % est un chiffre fourni par Huawei qui n'a pas été vérifié de manière indépendante . La question de savoir si les résultats de laboratoire se traduiront par une production de masse reste ouverte. Une analyse indépendante de Reuters décrit l'approche comme offrant « une voie à la Chine pour construire des puces de pointe malgré les sanctions américaines », tout en précisant que la question de savoir s'il s'agit d'une véritable percée « reste à voir » .

Deuxièmement, LogicFolding est confronté à des défis pratiques considérables. La dissipation de la chaleur devient exponentiellement plus difficile lorsque les circuits logiques sont empilés verticalement. L'écosystème d'outils de conception nécessaire pour mettre en œuvre l'architecture de manière fiable n'est pas encore mature, et le rendement de fabrication pour les puces logiques à trois couches n'est pas prouvé à l'échelle commerciale .

Le PDG de Nvidia, Jensen Huang, tout en qualifiant le travail de Huawei de « percée », a déclaré qu'il ne s'agissait « pas d'une menace pour TSMC », notant que TSMC utilise des techniques avancées de packaging 3D depuis des années et que le véritable défi réside dans la montée en puissance de la production . Le premier véritable test aura lieu avec le lancement de la puce Kirin plus tard en 2026, qui montrera si les gains de densité revendiqués survivent lorsque des millions d'unités devront être fabriquées .

Quelles conséquences pour Samsung et SK Hynix ?

Les implications pour les fabricants de puces sud-coréens varient selon leur cœur de métier.

Pour Samsung, qui est en concurrence directe avec TSMC sur le marché des fonderies de pointe, la stratégie de Huawei représente une menace conditionnelle. Si LogicFolding réussit, cela pourrait réduire l'avantage de fabrication dont bénéficient actuellement les usines de Samsung équipées de machines EUV, permettant à Huawei de produire des puces logiques compétitives pour l'IA et les serveurs via des fonderies nationales ou accessibles à la Chine . Cela réduirait la prime accordée à l'accès à l'EUV et exercerait une pression sur les prix dans le secteur des fonderies.

Pour SK Hynix, la menace est plus indirecte. LogicFolding est une architecture pour puces logiques ; elle ne concerne pas directement la production de mémoire vive dynamique (DRAM) ou de mémoire à large bande passante (HBM). Le cœur de métier de SK Hynix n'est donc pas la cible principale. Cependant, si Huawei parvient à construire un écosystème de puces IA compétitif, les entreprises chinoises pourraient moins dépendre de fournisseurs de puces non chinois, ce qui pourrait, à terme, atténuer la demande pour les produits de mémoire avancés que SK Hynix vend dans ces systèmes .

Ce que cela révèle de la stratégie chinoise plus large pour les semi-conducteurs

La loi d'échelle Tau et LogicFolding révèlent une stratégie qui a largement évolué au-delà de la simple tentative de rattrapage sur les nœuds de procédé conventionnels. La Chine tente désormais de redéfinir ce que signifie la miniaturisation des puces. Au lieu de mener la bataille de l'EUV selon les termes fixés par ASML, TSMC et Samsung, Huawei essaie de changer le champ de bataille lui-même, en mesurant le progrès en temps, et non en nanomètres .

Ce saut technologique par l'architecture s'inscrit dans une dynamique plus large d'autosuffisance qui englobe l'optimisation au niveau des dispositifs, des circuits, des puces et des systèmes, et pas seulement la lithographie . C'est aussi un signal que le régime de contrôle des exportations de Washington, bien qu'imposant des coûts réels, n'a pas stoppé le progrès chinois en matière de puces. Au contraire, il a canalisé d'énormes ressources vers des voies alternatives. Le fait de créditer publiquement les sanctions américaines comme le catalyseur de LogicFolding est une tentative d'affirmer que la pression s'est retournée contre ses auteurs .

Le dévoilement de cette technologie lors d'une grande conférence de l'IEEE à Shanghai a envoyé un message délibéré : Huawei a l'intention de rester un acteur de la conversation sur les semi-conducteurs de pointe, avec ou sans les outils sous restriction . Pour les décideurs politiques à Washington comme pour les concurrents à Séoul et Hsinchu, la question pressante n'est plus de savoir si la Chine trouvera des moyens de contourner les sanctions, mais à quelle vitesse ces solutions de contournement pourraient devenir compétitives.