La Chine réduit son retard dans les mémoires, mais la HBM reste l’épreuve décisive

CXMT multiplie les annonces dans la mémoire vive, ou DRAM. Mais proposer une nouvelle génération de puces et la fabriquer avec un bon rendement sont deux choses différentes. Cette distinction est particulièrement importante pour la HBM, une mémoire à très haut débit constituée de plusieurs puces empilées. 51

Un retard qui varie selon les mémoires

La Korea Semiconductor Industry Association, association sud-coréenne de l’industrie des semi-conducteurs, estime que la Chine se situe à environ trois ans derrière la Corée du Sud en HBM, deux ans en DRAM et un an en mémoire flash NAND. Il s’agit d’estimations générales du retard technologique, et non d’une comparaison des volumes produits, des rendements ou des coûts. Le chiffre relatif à la NAND concerne principalement YMTC ; ceux de la DRAM et de la HBM concernent CXMT. 52

Ce que démontrent les annonces de CXMT

Après la DDR5, CXMT produit en série de la LPDDR5X et affirme que sa LPDDR6 est entrée en production de masse. L’entreprise a également annoncé la production de masse de sa plateforme DRAM G5, avec notamment des produits LPDDR5X de 24 gigabits. Sa gamme se rapproche donc de celle de ses concurrents. CXMT n’a toutefois pas publié le rendement ni le volume mensuel de sa plateforme G5 : ces annonces ne suffisent pas à établir une équivalence industrielle avec Samsung Electronics ou SK hynix. 20342726

Pourquoi la HBM complique l’équation

Dans une mémoire HBM, plusieurs puces DRAM doivent fonctionner ensemble une fois empilées. Des connexions verticales traversant le silicium, appelées TSV, les relient. Leur fabrication, puis l’alignement et l’assemblage des puces, ajoutent des occasions de défauts à celles déjà présentes dans la production de chaque puce DRAM. 119

Le rendement des premiers essais HBM de CXMT est rapporté autour de 25 %. Un article sud-coréen cite environ 80 % comme référence pour la production de masse. Aucun de ces deux chiffres ne doit être interprété comme un résultat de production publié par CXMT ou comme un seuil universel valable pour toute HBM. De son côté, SemiAnalysis a modélisé un rendement global voisin de 25 % à partir de ses propres hypothèses sur les étapes de fabrication et d’assemblage. Les articles ne s’accordent pas non plus tous sur la désignation du produit pilote : HBM3 ou HBM3E. 1337

Le savoir-faire d’YMTC peut-il aider ?

Un article fait état d’un projet visant à appliquer aux puces DRAM de génération G4 de CXMT le savoir-faire d’YMTC en assemblage hybride cuivre sur cuivre, utilisé dans sa technologie XStacking. Cette piste s’attaque à une partie du problème d’empilement. Elle ne prouve cependant ni que le procédé a été transféré et qualifié, ni qu’il améliore le rendement des mémoires HBM terminées. Elle ne règle pas non plus, à elle seule, la fabrication des TSV ou toutes les autres sources de pertes dans un empilement complet. 101

Le véritable test sera un rendement reproductible sur des mémoires HBM entièrement empilées et testées, produites à volume commercial. La progression de CXMT en LPDDR montre qu’elle avance en DRAM ; le rendement rapporté de ses essais HBM rappelle que maîtriser une génération de produit ne signifie pas encore pouvoir la fabriquer dans des conditions compétitives. 27133