Huawei parie sur la « time scaling » pour rivaliser avec les puces de pointe

L’idée marque un changement important : plutôt que de dépendre uniquement de la miniaturisation des transistors, Huawei mise davantage sur l’optimisation de l’architecture et du fonctionnement interne des circuits.

Pourquoi dépasser la logique classique de Moore

Depuis plus de cinquante ans, les progrès des puces reposent largement sur la loi de Moore, qui consiste à réduire la taille des transistors pour en intégrer davantage dans un même circuit.

Mais deux obstacles majeurs compliquent cette stratégie pour Huawei :

• les limites physiques et économiques de la miniaturisation extrême
• les restrictions à l’exportation qui empêchent les entreprises chinoises d’accéder aux équipements de fabrication les plus avancés, notamment les machines de lithographie EUV.

Le principal partenaire de fabrication de Huawei, SMIC (Semiconductor Manufacturing International Corporation), produit aujourd’hui des puces autour du niveau 7 nm, plusieurs générations derrière les leaders mondiaux comme TSMC ou Samsung.

Dans ce contexte, améliorer les puces par le design et l’architecture devient une voie stratégique.

La « Tau Scaling Law » : passer de la géométrie au temps

La loi Tau propose de remplacer le principe classique de réduction géométrique par ce que Huawei appelle la « time scaling » (mise à l’échelle par le temps).

La différence peut se résumer ainsi :

• Scaling géométrique (traditionnel) : améliorer les puces en réduisant la taille physique des transistors.
• Time scaling (loi Tau) : améliorer les performances en réduisant le temps nécessaire aux signaux pour traverser les circuits et effectuer les calculs.

L’objectif est de diminuer progressivement la constante de temps du système (τ) — autrement dit le délai lié à la propagation des signaux et aux opérations logiques — à tous les niveaux du design.

Si les signaux circulent plus vite et que les circuits sont organisés plus efficacement, la puce peut se comporter comme si sa densité de transistors était plus élevée, même si chaque transistor n’est pas physiquement plus petit.

Certains observateurs ont surnommé ce principe « Her’s Law », pour illustrer ce basculement conceptuel entre l’optimisation géométrique traditionnelle et une optimisation basée sur le temps et l’architecture des systèmes.

LogicFolding : l’architecture clé

Pour appliquer cette loi, Huawei a introduit une architecture appelée LogicFolding.

Son principe est de réorganiser les circuits afin de raccourcir les trajets parcourus par les signaux électriques. Cette organisation réduit les charges résistives et capacitives, ce qui diminue les délais de propagation et améliore l’efficacité énergétique.

Certaines descriptions évoquent une organisation des circuits en structures empilées ou « pliées », permettant de rapprocher les éléments logiques et d’augmenter la densité sans changer de procédé de fabrication.

Huawei explique que ces optimisations peuvent être appliquées à plusieurs niveaux simultanément :

• dispositifs électroniques
• conception des circuits
• architecture de la puce
• architecture du système

L’objectif global est de réduire la constante de temps τ dans tout l’écosystème de calcul afin d’augmenter performances, densité et efficacité énergétique.

Une approche déjà utilisée dans plusieurs centaines de puces

Selon Huawei, les principes liés à la loi Tau ne sont pas seulement théoriques. L’entreprise affirme avoir déjà conçu plusieurs centaines de puces en appliquant cette philosophie de design au cours des dernières années.

Les prochaines générations de processeurs Kirin, destinées aux smartphones Huawei, devraient être les premières à intégrer l’architecture LogicFolding dans des produits grand public.

Ces puces serviront de test à grande échelle pour vérifier si cette approche peut réellement améliorer les performances sans dépendre de nouveaux procédés de fabrication.

Un enjeu stratégique pour l’industrie chinoise

Au‑delà de la technique, cette annonce s’inscrit dans un contexte géopolitique.

Les sanctions et contrôles à l’exportation menés par les États‑Unis et leurs partenaires limitent l’accès de la Chine aux technologies de fabrication les plus avancées, notamment les machines de lithographie utilisées pour produire les puces de dernière génération.

Sans ces équipements, rattraper les leaders mondiaux uniquement par la miniaturisation classique est extrêmement difficile.

La stratégie proposée par Huawei vise donc à réduire la dépendance aux avancées de fabrication en s’appuyant davantage sur l’architecture, l’ingénierie des circuits et l’optimisation du système.

Une promesse encore à démontrer

Malgré l’ambition affichée, la loi Tau reste pour l’instant une feuille de route théorique plutôt qu’une avancée confirmée.

Les informations disponibles indiquent que Huawei n’a pas encore publié de résultats indépendants ou de benchmarks vérifiés prouvant que cette approche peut réellement rivaliser avec les procédés de fabrication les plus avancés.

Les prochaines générations de puces seront donc déterminantes pour savoir si cette stratégie peut réellement rapprocher Huawei du niveau des technologies de pointe.

Une tendance plus large dans l’industrie des puces

Même si les objectifs de Huawei restent à confirmer, la direction est claire : dans l’avenir, les gains de performance pourraient provenir autant de l’architecture, de l’intégration système et du packaging que de la simple réduction de la taille des transistors.

Si cette approche fonctionne, elle illustrerait un changement plus large dans l’industrie des semi‑conducteurs — et offrirait à la Chine une voie alternative pour continuer à progresser malgré les contraintes technologiques et géopolitiques.