d Matrix prévoit d’intégrer ses XPU Raptor aux systèmes MGX de Nvidia via NVLink Fusion, au lieu de les proposer uniquement comme accélérateurs PCIe autonomes. Le design de référence associera Raptor aux CPU Vera, aux commutateurs NVLink, aux DPU BlueField 4, aux SuperNIC ConnectX 9 et au réseau Ethernet Spectrum X...
Publié parModifié avec GPT-5.6 TerraImages générées avec GPT Image 2
Réponse de recherche

Create a landscape editorial hero image for this Studio Global article: How does d-Matrix’s adoption of Nvidia’s NVLink Fusion for its next-generation Raptor inference processors enable the startup to plug its me. Article summary: d-Matrix is using NVLink Fusion to make Raptor a native, rack-scale participant in Nvidia’s AI-factory design rather than a separate PCIe inference card. That gives customers a memory-centric accelerator for latency-sens. Topic tags: general, news, general web, user generated. Style: premium digital editorial illustration, source-backed research mood, clean composition, high detail, modern web publication hero. Use reference image context only for broad subject, composition, and topical grounding; do not copy the exact image. Avoid: logos, brand marks, copyrighted characters, real person likenesses, fake screenshots, UI text, readable text, watermarks, charts w
L’accord entre d-Matrix et Nvidia autour de NVLink Fusion est avant tout une intégration d’infrastructure. Raptor, le futur processeur d’inférence de d-Matrix, est destiné à devenir un composant des systèmes IA en rack de Nvidia, plutôt qu’une simple carte d’accélération reliée à un serveur par une voie d’extension classique. L’objectif est d’associer un processeur d’inférence spécialisé, centré sur la mémoire, à l’architecture système, à l’interconnexion et au réseau déjà utilisés dans les « usines à IA » de Nvidia. 3
10
NVLink Fusion est la plateforme de Nvidia conçue pour intégrer les puces de partenaires à son infrastructure IA. Pour d-Matrix, cela signifie relier Raptor au réseau NVLink de montée en charge (scale-up), à l’architecture de rack MGX et au réseau Spectrum-X d’extension (scale-out). Nvidia présente cette voie comme plus rapide et moins risquée pour passer d’une puce sur mesure à un déploiement à grande échelle, le partenaire pouvant s’appuyer sur un écosystème de racks déjà validé plutôt que de concevoir seul chaque couche du système. 3
Concrètement, Raptor est prévu comme un élément d’un rack fondé sur un design de référence MGX. La différence est importante : il ne s’agit plus seulement de vendre un accélérateur isolé, mais de participer à un système à l’échelle du rack, doté d’un tissu d’interconnexion partagé à très haut débit et de composants d’infrastructure définis. 3
10
Le design Raptor envisagé doit intégrer les éléments suivants de la plateforme Nvidia :
D-Matrix travaille aussi avec Astera Labs sur une connectivité personnalisée visant à maintenir un flux de données à haut débit dans l’ensemble du système. 10
La répartition des rôles est stratégique : d-Matrix fournit le XPU d’inférence, tandis que Nvidia apporte une grande partie de la plateforme qui l’entoure — architecture de référence, interconnexion scale-up, composants réseau et écosystème d’infrastructure IA. 3
10
Raptor est positionné pour les charges d’inférence où la latence de génération des jetons compte. Un accélérateur centré sur la mémoire peut être particulièrement pertinent lorsque la génération sollicite à répétition les poids du modèle, tandis que la plateforme Nvidia fournit les communications et les fondations de déploiement nécessaires à l’échelle d’un rack.
Cette collaboration ne signifie pas que Raptor remplacera les GPU Nvidia dans tous les usages de l’IA. Elle ouvre plutôt une voie vers des systèmes hétérogènes, où des puces spécialisées dans l’inférence coexistent avec l’infrastructure Nvidia. La stratégie NVLink Fusion vise explicitement une infrastructure IA semi-personnalisée qui combine des puces partenaires avec les systèmes et réseaux en rack de Nvidia. 26
d-Matrix indique prévoir des systèmes réunissant jusqu’à 144 accélérateurs Raptor, connectés par un unique tissu NVLink en communication totale. Les objectifs annoncés au niveau du rack sont de 2,3 To de DRAM empilée en 3D et de 7,2 Po/s de bande passante mémoire agrégée, afin de prendre en charge des modèles dépassant quatre mille milliards de paramètres en précision 4 bits. 2
4
Ces chiffres restent des objectifs produits prospectifs. Les descriptions publiques ne concordent pas toutes sur la mémoire et la bande passante par accélérateur ; la configuration finale par puce et la capacité réellement exploitable devront donc être confirmées à l’approche du lancement. La mémoire d’exécution, les métadonnées des modèles, le format de quantification et les logiciels système influencent tous la taille de modèle effectivement déployable.
Raptor est décrit comme une conception associant une puce de calcul gravée en 4 nm et de la DRAM personnalisée. d-Matrix prévoit un tape-out — la finalisation du design envoyé en fabrication — avant la fin de 2026, puis l’arrivée des premiers systèmes intégrés en rack au quatrième trimestre 2027. 10
14
Il s’agit donc d’une collaboration inscrite dans une feuille de route produit pluriannuelle, et non d’un produit commun déjà commercialisé. 12
En ouvrant sa plateforme en rack à des puces partenaires, Nvidia peut répondre aux clients qui souhaitent du silicium spécialisé sans les contraindre à abandonner sa pile d’infrastructure. Même si le processeur d’inférence est fourni par d-Matrix, le système envisagé peut continuer d’utiliser le tissu NVLink, les CPU, les commutateurs, les DPU, les SuperNIC, les réseaux Ethernet Spectrum-X et l’architecture MGX de Nvidia. 3
10
C’est une conséquence architecturale, et non une indication publiée sur l’économie de l’accord ou le partage des revenus. Les deux entreprises n’ont pas communiqué les conditions financières. 1
Nvidia a lancé NVLink Fusion pour permettre la construction d’infrastructures IA semi-personnalisées avec des partenaires. Sa première liste publique de partenaires comprenait MediaTek, Marvell, Alchip Technologies, Astera Labs, Synopsys et Cadence ; Nvidia avait également indiqué que des CPU Fujitsu et Qualcomm pourraient être intégrés à des GPU Nvidia grâce à cette plateforme. 26
d-Matrix étend cette approche aux XPU orientés inférence. L’enjeu dépasse donc une seule puce : le modèle de rack devient plus modulaire, ce qui pourrait permettre aux clients d’associer des processeurs sur mesure à l’interconnexion et au réseau Nvidia, plutôt que de devoir choisir entre un système entièrement Nvidia et une plateforme totalement distincte.
d-Matrix a lancé son accélérateur d’inférence Corsair en novembre 2024. En novembre 2025, l’entreprise a annoncé une levée de fonds de série C de 275 millions de dollars, pour une valorisation de 2 milliards de dollars et un total de 450 millions de dollars levés ; M12, le fonds de Microsoft, figurait parmi les investisseurs. 28
39
Avec Raptor, d-Matrix cherche ainsi à passer d’une approche fondée sur un accélérateur d’inférence discret à un modèle de déploiement à l’échelle du rack. La traduction de ses promesses de latence, de capacité et de bande passante en déploiements de production dépendra du silicium final, de l’intégration logicielle et de benchmarks réels lorsque les systèmes prévus arriveront en 2027.
Studio Global AI
Cette page comprend une réponse basée sur la source que vous pouvez continuer dans Studio Global.
d Matrix prévoit d’intégrer ses XPU Raptor aux systèmes MGX de Nvidia via NVLink Fusion, au lieu de les proposer uniquement comme accélérateurs PCIe autonomes.
d Matrix prévoit d’intégrer ses XPU Raptor aux systèmes MGX de Nvidia via NVLink Fusion, au lieu de les proposer uniquement comme accélérateurs PCIe autonomes. Le design de référence associera Raptor aux CPU Vera, aux commutateurs NVLink, aux DPU BlueField 4, aux SuperNIC ConnectX 9 et au réseau Ethernet Spectrum X de Nvidia.
d Matrix vise un rack de 144 XPU Raptor, avec 2,3 To de DRAM empilée en 3D et 7,2 Po/s de bande passante mémoire agrégée ; il s’agit d’objectifs annoncés par l’entreprise.