Samsung dévoile la première mémoire flash à 900 couches : un pari fou pour dominer l'ère de l'IA

Comment Samsung a construit une NAND de 900 couches

La percée des 900 couches de Samsung relève moins du raffinement de la gravure que de la précision de l'assemblage. Le procédé Cell Multi Bonding (CMB) fusionne deux tranches de cellules de 450 couches, fabriquées indépendamment, en un seul boîtier à haute densité . En séparant la région centrale des cellules mémoire des circuits logiques périphériques et en les fabriquant sur des tranches différentes, Samsung a contourné les obstacles physiques croissants liés au perçage et à la superposition des couches sur une seule base.

Trois défis d'ingénierie majeurs ont dû être relevés pour concrétiser cette prouesse :

• La déformation des tranches (warpage) : À mesure que le nombre de couches augmente, les contraintes mécaniques peuvent gauchir les galettes de silicium, rendant impossible leur assemblage avec la précision requise. Samsung a mis en œuvre une conception avancée de plateau supérieur (upper-chuck) qui maintient chaque tranche de 450 couches parfaitement plane durant le processus de collage .
• Les erreurs d'alignement : Un désalignement à l'échelle du micron entre les deux tranches peut rendre la puce entière défectueuse. Samsung a surmonté ce problème grâce à une technique exclusive de « correction de superposition inédite » qui élimine les erreurs d'alignement lors de l'assemblage .
• La vérification fonctionnelle : Un prototype n'a de sens que s'il fonctionne. Samsung a confirmé que le système intégré de 900 couches présentait des caractéristiques de fonctionnement normal des cellules, prouvant que la technique est plus qu'un simple exercice théorique d'empilement et constitue un précurseur viable à un produit commercial .

Samsung aurait également introduit de nouvelles structures de lignes de bits (BL) et de lignes de mots (WL) pour réduire la consommation électrique et la taille globale de la puce, et explore le découpage des tranches au laser pour améliorer les rendements .

Le marché de la NAND, une cocotte-minute sous haute pression

Si le prototype à 900 couches de Samsung est une démonstration de force éclatante en matière de R&D à long terme, sa position sur le marché de masse à court terme est loin d'être assurée. Le paysage de la NAND flash est plus fragmenté et concurrentiel que celui de la DRAM, et Samsung subit des pressions sur plusieurs fronts .

SK Hynix a pris une longueur d'avance dans la production de masse. En août 2025, SK Hynix est devenue la première entreprise au monde à démarrer la production en série d'une puce NAND 4D de 321 couches . Le déploiement de la NAND QLC V9 (286 couches) de Samsung aurait quant à lui été repoussé au premier semestre 2026, soulevant des questions sur son rythme de commercialisation .

Les acteurs secondaires gagnent rapidement du terrain. Le fabricant chinois YMTC a commencé à produire en masse de la NAND à 294 couches début 2025 et développe une technologie à plus de 300 couches, réduisant ainsi l'écart technologique . Des concurrents comme Kioxia et SanDisk (anciennement Western Digital) réalisent des investissements agressifs, alors même que les deux géants coréens – Samsung et SK Hynix – ont redirigé des capitaux importants vers le segment en plein essor de la HBM utilisée dans les accélérateurs d'IA . Ce recentrage stratégique a créé une opportunité pour leurs rivaux de tenter de conquérir des parts de marché dans la NAND .

La dynamique des prix et de l'offre est délicate. Les principaux fabricants de NAND ont conjointement réduit leur production au second semestre 2025 pour faire remonter les prix, et Samsung envisagerait une hausse des prix de 20 à 30 % pour 2026 . Des nombres de couches plus élevés abaissent intrinsèquement le coût par bit de fabrication, mais tenter d'augmenter agressivement les prix alors que les concurrents intensifient leur production est un exercice d'équilibriste périlleux .

Malgré ces pressions, la santé financière globale de Samsung s'est nettement améliorée. Au cours du dernier trimestre publié, son chiffre d'affaires dans la NAND a plus que doublé sur un an pour atteindre 13,51 milliards de dollars, faisant passer sa part de marché en valeur de 28 % à 31,6 % . Conserver cette avance exige toutefois une exécution technologique et commerciale sans faille.

Pourquoi la course aux couches est vitale pour l'IA

La compétition pour empiler toujours plus de couches de NAND n'est pas qu'une bataille marketing entre fabricants de puces ; c'est un catalyseur fondamental pour la prochaine vague d'infrastructures d'IA. La croissance explosive des centres de données d'IA alimente une demande pour un stockage à la fois plus dense, plus rapide et moins cher.

1. Un stockage plus dense pour des ensembles de données massifs
   Les clusters d'entraînement d'IA doivent pouvoir stocker localement d'énormes ensembles de données pour y accéder rapidement et de manière répétée. Un nombre de couches plus élevé permet de loger plus de capacité dans le même format physique de SSD, ce qui est essentiel pour les centres de données hyperscale où chaque millimètre d'espace en baie est précieux . Cela accélère également le remplacement en cours des disques durs (HDD), plus lents, par des SSD haute capacité dans les centres de données d'IA, où l'accès aux données en temps réel est non négociable .

2. Un coût par bit radicalement plus bas
   Chaque saut générationnel dans l'empilement de la NAND 3D réduit directement le coût de stockage d'un seul bit de données. Alors que les charges de travail d'IA génèrent des pétaoctets de textes, d'images, d'audio et de vidéo, un stockage économiquement efficace est indispensable pour faire évoluer les tâches d'inférence et d'entraînement de l'IA de manière rentable . L'industrie fait la course pour produire des puces QLC de 2 Tb d'ici 2026, une étape qui réduira encore les coûts pour les SSD d'entreprise gourmands en données .

3. Permettre une nouvelle architecture mémoire pour l'IA
   C'est peut-être l'aspect le plus significatif : la mémoire flash NAND passe du statut de simple stockage de masse à celui de composant actif au sein de la hiérarchie mémoire de l'IA. De nouvelles architectures comme la HBF (High-Capacity Near-Memory) sont conçues pour fournir une couche de mémoire flash à haute bande passante qui se situe entre la HBM haute performance et le stockage de masse SSD plus lent, augmentant ainsi la capacité de la HBM pour les « données tièdes » . De même, le concept de SSD IA intelligent intègre des unités de calcul directement sur le disque de stockage pour effectuer des prétraitements de données (comme le filtrage ou le reformatage) avant de les envoyer au GPU, déchargeant ainsi une partie du travail et réduisant les goulets d'étranglement mémoire . Ces changements architecturaux sont impossibles sans la densité massive et le faible coût qu'apporteront les NAND de 400, 900, et à terme plus de 1 000 couches.

Le document de recherche de Counterpoint sur la montée en échelle vers la NAND 3D à 1 000 couches résume parfaitement le défi : les fournisseurs doivent « parvenir à des architectures de NAND 3D plus denses mais impeccables, avec des performances irréprochables qui s'alignent parfaitement sur les capacités croissantes du calcul et de la DRAM à l'heure où nous entrons dans l'ère de l'IA » . Le prototype à 900 couches de Samsung est un signal tangible que la première moitié de cet objectif – un stockage incroyablement dense et performant – est à portée de main.