ASML, TSMC ja Imec onnistuivat integroimaan 2D-transistorit 300 mm kiekoille 50 nm:n jaolla – mitä se tarkoittaa piiteollisuuden tulevaisuudelle?

Kaikki komponentit valmistettiin samalle 300 mm:n piikiekolle käyttäen skaalautuvaa integrointimenetelmää, joka on yhteensopiva loppupään prosessoinnin kanssa . Volframipohjaisten pFET-materiaalien valinta on erityisen huomionarvoista, sillä Imec oli aiemmin raportoinut ennätyksellistä pFET-suorituskykyä käyttäen yksikerroksista WSe₂:ta IEDM 2025 -konferenssissa saavuttaen jopa 690µA/µm:n virta-arvot .

Avainluku: 50 nm:n kontaktiväli

Otsikon tärkein metriikka on 50 nm:n CPP, joka saavutettiin sekä nFET- että pFET-komponenteille . Sirujen valmistuksessa kontaktiväli on yksi kriittisimmistä transistoritiheyden mittareista ja suora osoitus siitä, kuinka aggressiivisesti logiikkaprosessia voidaan skaalata.

Suhteutettuna tähän: teollisuuden johtavat piipohjaiset valmistussolmut toimivat tänä päivänä alle 50 nm:n jaolla. Sen osoittaminen, että 2D-materiaalitransistorit toimivat 50 nm:n CPP:llä 300 mm:n kiekoilla, todistaa näiden eksoottisten materiaalien pystyvän pelaamaan samassa sarjassa – ei vain pienissä tutkimusnäytteissä, vaan samalla kiekkomuodolla, jota käytetään suuren volyymin tehtaissa .

Kolme virstanpylvästä yhdessä integrointiprosessissa

Yhteistyö saavutti kolme erityistä, mitattavissa olevaa tulosta, jotka merkitsevät selvää edistysaskelta aiempaan 2D-materiaalitutkimukseen verrattuna :

1. Maailman ensimmäiset skaalatut nFET- ja pFET-komponentit 50 nm:n CPP:llä 300 mm:n kiekoilla.
2. Molemmat transistoripolariteetit osoittivat erittäin alhaista vuotovirtaa (Ioff) nollajännitteellä hilalla (Vg=0V).
3. WSe₂-kanavia käyttävien pFET-komponenttien suorituskyky lähestyi ennätyksellisten laboratoriomittakaavan komponenttien tasoa, mikä vahvistaa integrointimenetelmän säilyttävän materiaalin laadun.

Lisäksi CMOS-tyylinen integrointimenetelmä tuotti jopa 94 % toimivia transistoreita (määriteltynä Imax/Imin suurempi kuin 10⁵) kiekon yli, vahvistaen prosessin olevan sekä robusti että vakaa .

Prosessi, joka teki tämän mahdolliseksi

Mikä mahdollisti tämän harppauksen laboratoriosta tehtaaseen? Yhteenliittymä kehitti uudenlaisen integrointitavan, joka on suunniteltu erityisesti siirtymämetallidikalkogenideille (TMD), eli sille 2D-materiaalien luokalle, jota käytetään transistorikanavissa . Menetelmä sisältää useita keskeisiä prosessimoduuleja, jotka ovat kriittisiä teollisen elinkelpoisuuden kannalta :

• EUV-litografia (äärimmäinen ultravioletti) pienten, 50 nm:n jaon vaatimien rakenteiden kuviointiin.
• TMD-materiaalien siirtotekniikat, jotka soveltuvat täysille kiekoille.
• Korkea-K-eristeiden integrointi hilarakenteisiin.
• Kanavaeristys ja edistyneet kemiallis-mekaaniset tasoitusvaiheet (CMP, Chemical-Mechanical Planarization).

Tämä standardien puolijohdeprosessityökalujen ja räätälöidyn 2D-materiaalien käsittelyn yhdistelmä tekee tuloksesta aidon valmistusteknisen läpimurron, ei vain materiaalitieteellistä demonstraatiota.

Kaksi estettä kaatui kerralla

Jotta 2D-transistorit voisivat koskaan korvata piin logiikkasiruissa, teollisuuden oli voitettava kaksi perustavanlaatuista haastetta . Ensinnäkin jonkun oli rakennettava täydellinen integrointimenetelmä, joka toimii 300 mm:n kiekoilla – mikä on modernin sirutuotannon standardi. Toiseksi, tuon menetelmän oli toimittava sekä n- että p-tyypin komponenteille samoissa tiukoissa mittasuhteissa, koska CMOS-logiikka vaatii toisiaan täydentäviä pareja.

ASML:n, TSMC:n ja Imecin työ selvittää molemmat esteet yhdessä demonstraatiossa. Yhdistämällä Imecin pitkäaikaisen TMD-pohjaisten komponenttien tutkimuksen, ASML:n litografiaosaamisen ja TSMC:n valmistusasiantuntemuksen, ryhmä osoitti, että 2D-materiaalitransistoreita voidaan valmistaa massamittakaavassa tulevien logiikkasolmujen vaatimalla jaolla .

Mihin tämä sijoittuu piin jälkeisellä tiekartalla

Tämä ei ole yksittäinen kokeilu. Se on huipentuma pidemmälle määrätietoiselle edistykselle koko teollisuudessa.

Imec aloitti 2D-FET-materiaalien 300 mm:n integroinnin työstämisen jo vuonna 2018, kun se demonstroi ensimmäistä kertaa WS₂:n suoran MOCVD-kasvatuksen täysikokoisilla kiekoilla . Vuonna 2019 tutkimuskeskus esitteli erittäin skaalatut MoS₂-transistorit, joiden kanavan pituus oli jopa 30 nm . Vuoteen 2020 mennessä Imec toi muodollisesti 2D-materiaalit logiikan skaalauksen tiekartalleen, ennakoiden niiden käyttöönottoa A7-solmusta eteenpäin .

Hiljattain Intel Foundry ja Imec demonstroivat erikseen 300 mm:n tehdasintegrointia kriittisille 2DFET-moduuleille, mukaan lukien lähde/nielu-kontaktit ja hilarakenteet, IEDM 2025 -tapahtumassa . Samassa konferenssissa Imecin yhteistyö TSMC:n kanssa tuotti ennätyksellistä pFET-suorituskykyä WSe₂-kanavilla, luoden materiaaliperustan vuoden 2026 läpimurrolle .

Kesäkuussa 2026 julkaistu ASML:n, TSMC:n ja Imecin tulos punoo nämä langat yhteen yhdeksi, täydelliseksi demonstraatioksi toisiaan täydentävistä 2D-transistoreista tehdasrelevantilla jaolla tuotantokiekoilla. Integrointimenetelmän odotetaan soveltuvan paitsi tässä työssä käytettyihin TMD-materiaaleihin – MoS₂, WS₂ ja WSe₂ – myös muihin 2D-kanavamateriaaleihin .

Mitä seuraavaksi?

Läpimurto julkistettiin VLSI 2026 -symposiumin paperissa T1.3 otsikolla ”First EUV–enabled Integration Route for 50nm Pitch N and PMOS Transistors with 2D Materials Channel from a 300mm Fab” . Vaikka komponenttien ominaisuudet ovat lupaavia, kyseessä on edelleen tutkimusdemonstraatio, ei kaupallinen tuote. Suorituskyky ja luotettavuus on vielä todistettava tiukemmilla jaoilla, eikä teollisuus ole vielä standardoinut tarkkaa 2D-materiaaliyhdistelmää tulevia solmuja varten.

Mutta merkitys on selvä: ensimmäistä kertaa puolijohdeteollisuudella on konkreettinen todiste siitä, että 2D-transistorit voivat seurata samaa valmistuspolkua kuin pii. Kilpailu piin jälkeiseen logiikkaan muuttui juuri todelliseksi.