Intel suunnittelee 1,4 nanometrin 14A2-piireille kaksipuolista virransyöttöä

Intel ei yritä kuroa kiinni 1,4 nanometrin prosessikilpailua vain pienentämällä transistorien mittoja. Tuoreiden toimialaraporttien mukaan yhtiö harkitsee 14A2-versioon merkittävää muutosta: virtaa syötettäisiin piirille sekä etu- että takapuolelta samanaikaisesti ^M.

Muutos olisi askel nykyistä 14A-perusversiota pidemmälle. Intelin on samalla vastattava TSMC:n A14-prosessin ja Samsungin SF1.4-hankkeiden aiheuttamaan kilpailupaineeseen ^M. Tässä ovat suunnitelmien tärkeimmät tekniset yksityiskohdat ja aikataulut — sekä se, mitä lähteistä ei vielä voida päätellä.

Mitä 14A2:ssa muuttuisi?

Intel 14A:n perusversio käyttää yhtiön PowerDirect-tekniikkaa eli takapuolen virransyöttöverkkoa (BSPDN). Tällöin osa virransyötön reitityksestä siirretään kiekon ja sirun takapuolelle ^ME.

Raportoitu 14A2-versio käyttäisi tämän sijaan niin kutsuttua kaksipuolista virransyöttöä. Virtaa jaettaisiin siis sekä sirun etupuolen että takapuolen rakenteiden kautta ^M. Kyse ei lähteiden perusteella olisi yksinkertaisesti takapuolen virransyötön korvaamisesta, vaan yhdistelmärakenteesta, jossa takapuoli säilyisi pääasiallisena syöttöreittinä ja osa virrasta kulkisi etupuolen metallikerrosten kautta ^M.

Tavoitteena on mahdollistaa tiheämpi metallointi ja sitä kautta suurempi transistoritiheys:

• 14A:n M0-metalliväli: 28 nanometriä ^M
• 14A2:n tavoite: noin 21 nanometriä ^M

M0 tarkoittaa sirun alimman metallikerroksen metallilinjojen välistä nimellistä etäisyyttä. Pienempi väli mahdollistaa tiiviimmän rakenteen, mutta samalla valmistuksen ja virransyötön hallinta vaikeutuu.

Intel kertoo 14A:n tarjoavan jopa noin 30 prosenttia paremman sirutiheyden kuin 18A ^E. 14A2:n pitäisi raportoidun suunnitelman perusteella parantaa tiheyttä tätäkin enemmän, mutta Intel ei ole julkaissut lähteissä tarkkaa lukua 14A2:n tiheysedulle ^ME.

Miksi Intel harkitsee muutosta?

Taustalla on ennen kaikkea kilpailu kehittyneiden valmistusprosessien suorituskyvystä ja transistoritiheydestä. Raportit yhdistävät 14A2:n suoraan TSMC:n A14-prosessiin ja Samsungin SF1.4-kehitykseen ^M.

Perus-14A:n ominaisuudet eivät välttämättä yksin riitä erottamaan Inteliä kilpailijoista 1,4 nanometrin luokassa. Kaksipuolisen virransyötön tarkoituksena olisi vapauttaa tilaa tiheämmälle metalloinnille ja pienentää M0-metalliväliä kaksinkertaisen kuvioinnin kaltaisilla valmistusparannuksilla ^M.

Ratkaisu ei kuitenkaan ole vailla riskejä. Noin 21 nanometrin metalliväli voi kasvattaa sähköistä resistanssia, ja erittäin tiheä virransyöttö kuormittaa myös liitäntärakenteita. Raportoidussa suunnitelmassa mainitaan siksi yhdistelmärakenne, jolla virta jaettaisiin etu- ja takapuolen välillä järjestelmän vakauden säilyttämiseksi ^M.

Intel 14A:n keskeinen etenemissuunnitelma

PDK eli Process Design Kit on työkalujen, mallien ja suunnittelutietojen kokonaisuus, jonka avulla asiakkaat voivat suunnitella piirejä tietylle valmistusprosessille. Intelin 14A:n asiakastyössä erityisen tärkeä etappi on PDK 0.9.

Etappi	Ajankohta	Lähteet
PDK 0.5:n jakelu	Alkuvuosi 2026, jo toimitettu	EWD
PDK 0.9:n jakelu ulkoisille asiakkaille	Lokakuu 2026	EWD
Asiakkaiden sitoutumisikkuna	Vuoden 2026 jälkipuolisko – vuoden 2027 alkupuolisko	B
Riskituotanto	2028	EGBWS
Suuren volyymin tuotanto (HVM)	2029	EGBWS

Toimitusjohtaja Lip-Bu Tan on kutsunut PDK 0.9:ää 14A-prosessin kriittiseksi tarkistuspisteeksi ja jopa ”Holy Grail” -etapiksi asiakasyhteistyön kannalta ^W.

Nykyinen aikataulu merkitsee noin vuoden siirtymää aiempaan ohjeistukseen verrattuna. Aiemmin riskituotannon odotettiin alkavan vuonna 2027, mutta uusimpien kommenttien mukaan tavoite on nyt 2028 ja volyymituotanto 2029 ^S.

Vertailu TSMC:hen ja Samsungiin

Yhtiö	1,4 nanometrin solmun nimi	Riskituotanto	Suuren volyymin tuotanto
Intel	14A / raportoitu 14A2-versio	2028	2029
TSMC	A14	Ei ilmoitettu annetuissa lähteissä	2028 BBT
Samsung	SF1.4	Ei vahvistettu annetuissa lähteissä	Ei vahvistettu annetuissa lähteissä

TSMC:n on raportoitu aloittavan A14-prosessin tuotannon vuonna 2028 ^B. Useat lähteet tukevat samaa vuoden 2028 tavoitetta suuren volyymin tuotannolle ^BT. TSMC:n ensimmäiseen A14-versioon ei kuitenkaan ole tulossa takapuolen virransyöttöä. Sellainen versio, A14P, on suunniteltu vuodelle 2029 ^T.

Samsung puolestaan kuuluu kilpailuasetelmaan SF1.4-prosessillaan, mutta annetuista lähteistä ei löydy vahvistettua aikataulua sen riskituotannolle tai massatuotannolle ^M.

Mitä aikatauluero tarkoittaa?

Jos Intel pitää kiinni nykyisestä suunnitelmastaan, sen 14A:n suuren volyymin tuotanto alkaisi noin vuotta TSMC:n A14:n jälkeen. Tan on silti kuvannut Intelin 14A-aikataulua TSMC:n A14:n kanssa lähekkäiseksi, sillä molemmat sijoittuvat samaan 1,4 nanometrin prosessiluokkaan ^W.

On tärkeää huomata, että prosessisolmujen nimet, riskituotannon aloitus ja kaupallisen tuotannon todellinen laajuus eivät ole täysin sama asia. Siksi pelkkä kalenterivuosi ei vielä kerro, kumpi yhtiö saavuttaa paremman saannon, kustannustason tai asiakaskysynnän.

Intel katsoo jo 14A:n ohi

Intel ei rakenna suunnitelmiaan vain 14A:n varaan. Tan on kertonut, että yhtiö on käynnistänyt kahden sitä seuraavan prosessisolmun kehityksen ^G:

• 10A, joka sijoittuu 1 nanometrin luokkaan ^G
• 7A, joka sijoittuu alle 1 nanometrin luokkaan ^G

Tan kertoi hankkeista J.P. Morganin 54. Global Technology, Media and Communications Conference -tapahtumassa Bostonissa ^G. Tämä viittaa siihen, että Intel suunnittelee usean sukupolven prosessipolkua niin sanotulle ångström-aikakaudelle — siis aikaan, jolloin prosessisolmujen nimet siirtyvät nanometreistä vielä pienempiin ångström-luokan lukuihin.

Johtopäätös

Intel 14A:n perusversio yhdistää toisen sukupolven RibbonFET 2 -gate-all-around-transistorit ja PowerDirectin takapuolen virransyötön. Yhtiön mukaan se voi parantaa sirutiheyttä jopa noin 30 prosenttia 18A:han verrattuna ^E.

Raportoitu 14A2 olisi tätä kunnianhimoisempi versio: siinä harkitaan kaksipuolista virransyöttöä ja noin 21 nanometrin M0-metalliväliä suuremman transistoritiheyden saavuttamiseksi ^M. Intelin tärkeimmät lähiajan etapit ovat PDK 0.9:n ulkoinen jakelu lokakuussa 2026, riskituotanto vuonna 2028 ja suuren volyymin tuotanto vuonna 2029 ^EGBWS.

Tämä jättäisi Intelin nykyisten arvioiden perusteella noin vuoden TSMC:n vuonna 2028 käynnistyvän A14-tuotannon taakse ^BB. Samsungin vertailukelpoinen aikataulu on vielä epäselvä. Samalla Intel valmistautuu jo seuraaviin sukupolviin, sillä 10A- ja 7A-solmujen kehitys on Tanin mukaan aloitettu ^G.