Huawei kiertää pakotteet uudella piiritekniikalla – Kirin 2026 saavuttaa huipputiheyden ilman EUV-valmistusta

Shanghaissa järjestetyssä IEEE ISCAS 2026 -konferenssissa Huawei esitteli uuden Tau (τ) -lain version 2:n ja paljasti ensimmäistä kertaa konkreettisia tuotantotietoja tulevasta Kirin 2026 -sirustaan ^GN. Kyse on yhtiön ensimmäinen kaupallinen siru, joka hyödyntää LogicFolding-arkkitehtuuria – 3D-pinoamistekniikkaa, jolla saavutetaan merkittäviä suorituskykyparannuksia ilman, että transistorin geometriaa pienentävää tai EUV-litografiaa tarvitaan ^GH.

Tuotantotietoja Tau Scaling Law -paperista

Huawei paljasti, että viimeisten kuuden vuoden aikana se on suunnitellut ja massatuottanut 381 sirua Tau Scaling Law -periaatteella. Piirit palvelevat älypuhelimia, tekoälykiihdyttimiä, auto- ja infrastruktuurielektroniikkaa ^GNN. Kirin 2026:n keskeiset luvut ovat:

• Transistoritiheys: 238 miljoonaa transistoria neliömillimetrillä (MTr/mm²), mikä on 53,5–55 % kasvu edellisen 155 MTr/mm² tiheydestä samalla valmistusprosessilla ^TCC.
• Energiatehokkuus: suorituskyky-ydinten tehonkulutusta saatiin parannettua 40–41 % ^TPS.
• Kellotaajuus: Suorituskyky-ytimien huippukellotaajuus on noin 3,1 GHz ^PSN.
• Tiekartta 2031: Yhtiö odottaa korkealuokkaisten sirujen saavuttavan Tau Scaling Law -mallilla transistoritiheyden, joka vastaa 1,4 nm:n (14 Å) prosessia ^GCX.

Miten LogicFolding parantaa signaalin välitystä 1,5 µm:n hybridiliitoksen avulla

LogicFolding on 3D-piiriarkkitehtuuri, joka “laskostaa” logiikkapiirit yhdestä tasaisesta kerroksesta pystysuunnassa kahteen tai useampaan aktiivikerrokseen, jotka pinotaan päällekkäin ^CN. Tämä perustuu kahteen toisiinsa kytkeytyvään innovaatioon:

• Kriittisten reittien lyhentäminen: Laskostamalla piirin logiikka useisiin kerroksiin signaalien matka vähenee huomattavasti, mikä pienentää resistiivis-kapasitiivista (RC) viivettä – pääasiallista signaalin etenemisaikaa hidastavaa tekijää ^CNYE.
• Ultrahieno 1,5 µm:n hybridiliitos: Huawei käyttää 1,5 mikrometrin (µm) bond-pitch -3D-stack-arkkitehtuuria, mikä perustuu edistyneeseen wafer-to-wafer -hybridiliitokseen ^YTX. Tämä tarjoaa 16–36 kertaa tiheämmät pystysuuntaiset liitännät verrattuna tavanomaisiin TSV-läpivientiliitäntöihin, mahdollistaen hienojakoisemman arkkitehtuurin jakamisen sirujen välillä ^YXC.

Yhdistämällä nämä tekniikat lyhennetään suoraan aikavakiota τ (signaalin etenemisviive), mikä on Tau Scaling Law'n keskeinen optimointitavoite – transistoreiden fyysisen koon pienennyksen sijasta ^GNE. He Tingbo totesi, että aiemmin tiheyden nostamiseen 126:sta 155 MTr/mm²:iin kului kolme vuotta; LogicFoldingilla sama hyppy 238 MTr/mm²:een tehtiin yhdessä sukupolvessa ^TY.

Transistoritiheys ilman pienempää valmistusprosessia

Huawei saavutti 238 miljoonaa transistoria neliömillimetrillä (MTr/mm²) Kirin 2026 -sirussa ilman pienempää valmistusprosessia ^TCC. Tämä tiheys on verrattavissa TSMC:n 3 nm:n ja Intel 18A:n prosessien tiheyteen. Saavutus on tehty Kiinan olemassa olevalla valmistusinfrastruktuurilla, jota pidetään laajalti 7 nm:n luokan DUV-pohjaisena (SMIC) ^BHU.

Mittari	Ennen LogicFoldingia	LogicFoldingin jälkeen	Parannus
Transistoritiheys	155 MTr/mm²	238 MTr/mm²	+53,5–55 % TCC
Energiatehokkuus (P-ydin)	Perustaso	+40–41 % TPS
Huippukellotaajuus	~2,7 GHz (arvio)	~3,1 GHz PSN
Valmistusprosessi	Sama	Sama	-

Miten strategia auttaa Huaweiä kiertämään Yhdysvaltojen EUV-pakotteita

Yhdysvaltojen vientirajoitukset estävät Huaweiä ostamasta ASML:n EUV-litografialaitteita, joita tarvitaan 7 nm:ä pienempien transistorien valmistamiseen. Huawei kiertää rajoitukset monella eri tavalla:

• Metriikan vaihtaminen: Tau Scaling Law korvaa geometrisen skaalauksen (Mooren laki) aikaskaalauksella. Keskeinen tavoite on signaalin etenemisviiveen (τ) lyhentäminen, ei transistorin fyysisen koon pienentäminen ^GNT.
• Litografiariippumaton tiheysparannus: LogicFolding parantaa tiheyttä pystysuuntaisen pinoamisen ja lyhyempien liitäntöjen avulla, ei hienommalla piirroskuvioinnilla. Näin Kirin 2026 pystyy hyödyntämään olemassa olevia, pakotteiden alaisia valmistusprosesseja entistä tehokkaammin ^CCB.
• Hybridiliitos EUV:n korvikkeena: Huawein aggressiivinen 1,5 µm:n hybridiliitostekniikka mahdollistaa tiheät pystysuuntaiset liitännät ilman EUV-laitteita. Analyysiyhtiö SemiAnalysis totesi tämän ylittävän kilpailijat hybridiliitosten kehityksessä ^YTX.
• 2031-tiekartta 1,4 nm:n tasolle: Kehittämällä LogicFolding-tyylistä 3D-integrointia edelleen, Huawei väittää saavuttavansa 1,4 nm:n prosessia vastaavan transistoritiheyden vuoteen 2031 mennessä ilman koskaan tarvetta hankkia EUV-valmistuslaitteita ^GCBX.

NVIDIAN toimitusjohtaja Jensen Huang kommentoi tau-lakia “läpimurroksi”, mutta totesi, ettei se ole uhka TSMC:lle ^N.

Tärkeä varoitus: Riippumaton todentaminen puuttuu

Huawei ei ole julkaissut riippumatonta testidataa eikä paljastanut, mikä kiinalainen valimo (yleisesti oletetaan SMIC) Kirin 2026:n valmistaa ^CHY. Useat analyytikot ja julkaisut, mukaan lukien The Register ja Tech Times, ovat varoittaneet suhtautumaan väitteisiin varauksella, kunnes kolmannen osapuolen testaus vahvistaa suorituskyvyn ^TCYY. Tätä ennen raportoidut luvut ovat täysin Huawein omia.