Huawei kiertää pakotteet uudella piiritekniikalla – Kirin 2026 saavuttaa huipputiheyden ilman EUV-valmistusta
Huawei kertoo Kirin 2026 sirun saavuttavan 238 miljoonaa transistoria neliömillimetrillä – 53,5 prosentin parannus edeltäjään verrattuna. Parannus on tehty LogicFolding 3D arkkitehtuurilla, joka laskostaa logiikan piirikerroksia pystysuunnassa ja lyhentää signaalien matkaa sirun sisällä.
JulkaisijaMuokattu mallilla DeepSeek-V4-FlashKuvat luotu mallilla GPT Image 1.5
Huawei kertoo Kirin 2026 sirun saavuttavan 238 miljoonaa transistoria neliömillimetrillä – 53,5 prosentin parannus edeltäjään verrattuna.
Parannus on tehty LogicFolding 3D arkkitehtuurilla, joka laskostaa logiikan piirikerroksia pystysuunnassa ja lyhentää signaalien matkaa sirun sisällä.
Piiri toimii edelleen olemassa olevalla 7 nm:n DUV prosessilla, ei EUV litografialla, jota Yhdysvallat kieltää viemästä Kiinaan.
Huawein tiekartta lupaa, että vuoteen 2031 mennessä yhtiö saavuttaa transistoritiheyden, joka vastaa 1,4 nm:n teknologiaa – ilman EUV tukea.
Search & fact-check with cited sources for What production data did Huawei publish in the Version 2 Tau Scaling Law paper for the Kirin 2026Conceptual diagram of LogicFolding, Huawei's 3D chip-stacking architecture that achieved a 53.5% transistor density boost in the Kirin 2026 chip without EUV lithography.
AI Prompt
Create a landscape editorial hero image for this Studio Global article: Search & fact-check with cited sources for What production data did Huawei publish in the Version 2 Tau Scaling Law paper for the Kirin 2026. Article summary: Here are the key findings from Huawei's Version 2 Tau (τ) Scaling Law paper, presented by He Tingbo at IEEE ISCAS 2026 in Shanghai.. Topic tags: general, general web, user generated. Style: premium digital editorial illustration, source-backed research mood, clean composition, high detail, modern web publication hero. Use reference image context only for broad subject, composition, and topical grounding; do not copy the exact image. Avoid: logos, brand marks, copyrighted characters, real person likenesses, fake screenshots, UI text, readable text, watermarks, charts with fake numbers, clickbait thumbnails, icons, and tiny thumbnail layouts. Make it useful as an
openai.com
Shanghaissa järjestetyssä IEEE ISCAS 2026 -konferenssissa Huawei esitteli uuden Tau (τ) -lain version 2:n ja paljasti ensimmäistä kertaa konkreettisia tuotantotietoja tulevasta Kirin 2026 -sirustaan . Kyse on yhtiön ensimmäinen kaupallinen siru, joka hyödyntää LogicFolding-arkkitehtuuria – 3D-pinoamistekniikkaa, jolla saavutetaan merkittäviä suorituskykyparannuksia ilman, että transistorin geometriaa pienentävää tai EUV-litografiaa tarvitaan .
Studio Global AI
Continue your research
This page includes a source-backed answer you can continue inside Studio Global.
What is the short answer to "Huawei kiertää pakotteet uudella piiritekniikalla – Kirin 2026 saavuttaa huipputiheyden ilman EUV-valmistusta"?
Huawei kertoo Kirin 2026 sirun saavuttavan 238 miljoonaa transistoria neliömillimetrillä – 53,5 prosentin parannus edeltäjään verrattuna.
What are the key points to validate first?
Huawei kertoo Kirin 2026 sirun saavuttavan 238 miljoonaa transistoria neliömillimetrillä – 53,5 prosentin parannus edeltäjään verrattuna. Parannus on tehty LogicFolding 3D arkkitehtuurilla, joka laskostaa logiikan piirikerroksia pystysuunnassa ja lyhentää signaalien matkaa sirun sisällä.
What should I do next in practice?
Piiri toimii edelleen olemassa olevalla 7 nm:n DUV prosessilla, ei EUV litografialla, jota Yhdysvallat kieltää viemästä Kiinaan.
Huawei kiertää pakotteet uudella piiritekniikalla – Kirin 2026 saavuttaa huipputiheyden ilman EUV-valmistusta
Huawei kertoo Kirin 2026 sirun saavuttavan 238 miljoonaa transistoria neliömillimetrillä – 53,5 prosentin parannus edeltäjään verrattuna. Parannus on tehty LogicFolding 3D arkkitehtuurilla, joka laskostaa logiikan piirikerroksia pystysuunnassa ja lyhentää signaalien matkaa sirun sisällä.
JulkaisijaMuokattu mallilla DeepSeek-V4-FlashKuvat luotu mallilla GPT Image 1.5
Huawei kertoo Kirin 2026 sirun saavuttavan 238 miljoonaa transistoria neliömillimetrillä – 53,5 prosentin parannus edeltäjään verrattuna.
Parannus on tehty LogicFolding 3D arkkitehtuurilla, joka laskostaa logiikan piirikerroksia pystysuunnassa ja lyhentää signaalien matkaa sirun sisällä.
Piiri toimii edelleen olemassa olevalla 7 nm:n DUV prosessilla, ei EUV litografialla, jota Yhdysvallat kieltää viemästä Kiinaan.
Huawein tiekartta lupaa, että vuoteen 2031 mennessä yhtiö saavuttaa transistoritiheyden, joka vastaa 1,4 nm:n teknologiaa – ilman EUV tukea.
Search & fact-check with cited sources for What production data did Huawei publish in the Version 2 Tau Scaling Law paper for the Kirin 2026Conceptual diagram of LogicFolding, Huawei's 3D chip-stacking architecture that achieved a 53.5% transistor density boost in the Kirin 2026 chip without EUV lithography.
AI Prompt
Create a landscape editorial hero image for this Studio Global article: Search & fact-check with cited sources for What production data did Huawei publish in the Version 2 Tau Scaling Law paper for the Kirin 2026. Article summary: Here are the key findings from Huawei's Version 2 Tau (τ) Scaling Law paper, presented by He Tingbo at IEEE ISCAS 2026 in Shanghai.. Topic tags: general, general web, user generated. Style: premium digital editorial illustration, source-backed research mood, clean composition, high detail, modern web publication hero. Use reference image context only for broad subject, composition, and topical grounding; do not copy the exact image. Avoid: logos, brand marks, copyrighted characters, real person likenesses, fake screenshots, UI text, readable text, watermarks, charts with fake numbers, clickbait thumbnails, icons, and tiny thumbnail layouts. Make it useful as an
openai.com
Shanghaissa järjestetyssä IEEE ISCAS 2026 -konferenssissa Huawei esitteli uuden Tau (τ) -lain version 2:n ja paljasti ensimmäistä kertaa konkreettisia tuotantotietoja tulevasta Kirin 2026 -sirustaan . Kyse on yhtiön ensimmäinen kaupallinen siru, joka hyödyntää LogicFolding-arkkitehtuuria – 3D-pinoamistekniikkaa, jolla saavutetaan merkittäviä suorituskykyparannuksia ilman, että transistorin geometriaa pienentävää tai EUV-litografiaa tarvitaan .
Studio Global AI
Continue your research
This page includes a source-backed answer you can continue inside Studio Global.
What is the short answer to "Huawei kiertää pakotteet uudella piiritekniikalla – Kirin 2026 saavuttaa huipputiheyden ilman EUV-valmistusta"?
Huawei kertoo Kirin 2026 sirun saavuttavan 238 miljoonaa transistoria neliömillimetrillä – 53,5 prosentin parannus edeltäjään verrattuna.
What are the key points to validate first?
Huawei kertoo Kirin 2026 sirun saavuttavan 238 miljoonaa transistoria neliömillimetrillä – 53,5 prosentin parannus edeltäjään verrattuna. Parannus on tehty LogicFolding 3D arkkitehtuurilla, joka laskostaa logiikan piirikerroksia pystysuunnassa ja lyhentää signaalien matkaa sirun sisällä.
What should I do next in practice?
Piiri toimii edelleen olemassa olevalla 7 nm:n DUV prosessilla, ei EUV litografialla, jota Yhdysvallat kieltää viemästä Kiinaan.
Huawei paljasti, että viimeisten kuuden vuoden aikana se on suunnitellut ja massatuottanut 381 sirua Tau Scaling Law -periaatteella. Piirit palvelevat älypuhelimia, tekoälykiihdyttimiä, auto- ja infrastruktuurielektroniikkaa . Kirin 2026:n keskeiset luvut ovat:
Transistoritiheys: 238 miljoonaa transistoria neliömillimetrillä (MTr/mm²), mikä on 53,5–55 % kasvu edellisen 155 MTr/mm² tiheydestä samalla valmistusprosessilla .
Energiatehokkuus: suorituskyky-ydinten tehonkulutusta saatiin parannettua 40–41 % .
Kellotaajuus: Suorituskyky-ytimien huippukellotaajuus on noin 3,1 GHz .
Tiekartta 2031: Yhtiö odottaa korkealuokkaisten sirujen saavuttavan Tau Scaling Law -mallilla transistoritiheyden, joka vastaa 1,4 nm:n (14 Å) prosessia .
Miten LogicFolding parantaa signaalin välitystä 1,5 µm:n hybridiliitoksen avulla
LogicFolding on 3D-piiriarkkitehtuuri, joka “laskostaa” logiikkapiirit yhdestä tasaisesta kerroksesta pystysuunnassa kahteen tai useampaan aktiivikerrokseen, jotka pinotaan päällekkäin . Tämä perustuu kahteen toisiinsa kytkeytyvään innovaatioon:
Kriittisten reittien lyhentäminen: Laskostamalla piirin logiikka useisiin kerroksiin signaalien matka vähenee huomattavasti, mikä pienentää resistiivis-kapasitiivista (RC) viivettä – pääasiallista signaalin etenemisaikaa hidastavaa tekijää .
Ultrahieno 1,5 µm:n hybridiliitos: Huawei käyttää 1,5 mikrometrin (µm) bond-pitch -3D-stack-arkkitehtuuria, mikä perustuu edistyneeseen wafer-to-wafer -hybridiliitokseen . Tämä tarjoaa verrattuna tavanomaisiin TSV-läpivientiliitäntöihin, mahdollistaen hienojakoisemman arkkitehtuurin jakamisen sirujen välillä .
Yhdistämällä nämä tekniikat lyhennetään suoraan aikavakiota τ (signaalin etenemisviive), mikä on Tau Scaling Law'n keskeinen optimointitavoite – transistoreiden fyysisen koon pienennyksen sijasta . He Tingbo totesi, että aiemmin tiheyden nostamiseen 126:sta 155 MTr/mm²:iin kului kolme vuotta; LogicFoldingilla sama hyppy 238 MTr/mm²:een tehtiin yhdessä sukupolvessa .
Transistoritiheys ilman pienempää valmistusprosessia
Huawei saavutti 238 miljoonaa transistoria neliömillimetrillä (MTr/mm²) Kirin 2026 -sirussa ilman pienempää valmistusprosessia . Tämä tiheys on verrattavissa TSMC:n 3 nm:n ja Intel 18A:n prosessien tiheyteen. Saavutus on tehty Kiinan olemassa olevalla valmistusinfrastruktuurilla, jota pidetään laajalti 7 nm:n luokan DUV-pohjaisena (SMIC) .
Mittari
Ennen LogicFoldingia
LogicFoldingin jälkeen
Parannus
Transistoritiheys
155 MTr/mm²
238 MTr/mm²
+53,5–55 %
Energiatehokkuus (P-ydin)
Perustaso
+40–41 %
Huippukellotaajuus
~2,7 GHz (arvio)
~3,1 GHz
Valmistusprosessi
Sama
Sama
-
Miten strategia auttaa Huaweiä kiertämään Yhdysvaltojen EUV-pakotteita
Yhdysvaltojen vientirajoitukset estävät Huaweiä ostamasta ASML:n EUV-litografialaitteita, joita tarvitaan 7 nm:ä pienempien transistorien valmistamiseen. Huawei kiertää rajoitukset monella eri tavalla:
Metriikan vaihtaminen: Tau Scaling Law korvaa geometrisen skaalauksen (Mooren laki) aikaskaalauksella. Keskeinen tavoite on signaalin etenemisviiveen (τ) lyhentäminen, ei transistorin fyysisen koon pienentäminen .
Litografiariippumaton tiheysparannus: LogicFolding parantaa tiheyttä pystysuuntaisen pinoamisen ja lyhyempien liitäntöjen avulla, ei hienommalla piirroskuvioinnilla. Näin Kirin 2026 pystyy hyödyntämään olemassa olevia, pakotteiden alaisia valmistusprosesseja entistä tehokkaammin .
Hybridiliitos EUV:n korvikkeena: Huawein aggressiivinen 1,5 µm:n hybridiliitostekniikka mahdollistaa tiheät pystysuuntaiset liitännät ilman EUV-laitteita. Analyysiyhtiö SemiAnalysis totesi tämän ylittävän kilpailijat hybridiliitosten kehityksessä .
2031-tiekartta 1,4 nm:n tasolle: Kehittämällä LogicFolding-tyylistä 3D-integrointia edelleen, Huawei väittää saavuttavansa 1,4 nm:n prosessia vastaavan transistoritiheyden vuoteen 2031 mennessä ilman koskaan tarvetta hankkia EUV-valmistuslaitteita .
NVIDIAN toimitusjohtaja Jensen Huang kommentoi tau-lakia “läpimurroksi”, mutta totesi, ettei se ole uhka TSMC:lle .
Tärkeä varoitus: Riippumaton todentaminen puuttuu
Huawei ei ole julkaissut riippumatonta testidataa eikä paljastanut, mikä kiinalainen valimo (yleisesti oletetaan SMIC) Kirin 2026:n valmistaa . Useat analyytikot ja julkaisut, mukaan lukien The Register ja Tech Times, ovat varoittaneet suhtautumaan väitteisiin varauksella, kunnes kolmannen osapuolen testaus vahvistaa suorituskyvyn . Tätä ennen raportoidut luvut ovat täysin Huawein omia.
theregister.comHuawei's chip law looks less like Moore and more like marketing
Huawei paljasti, että viimeisten kuuden vuoden aikana se on suunnitellut ja massatuottanut 381 sirua Tau Scaling Law -periaatteella. Piirit palvelevat älypuhelimia, tekoälykiihdyttimiä, auto- ja infrastruktuurielektroniikkaa . Kirin 2026:n keskeiset luvut ovat:
Transistoritiheys: 238 miljoonaa transistoria neliömillimetrillä (MTr/mm²), mikä on 53,5–55 % kasvu edellisen 155 MTr/mm² tiheydestä samalla valmistusprosessilla .
Energiatehokkuus: suorituskyky-ydinten tehonkulutusta saatiin parannettua 40–41 % .
Kellotaajuus: Suorituskyky-ytimien huippukellotaajuus on noin 3,1 GHz .
Tiekartta 2031: Yhtiö odottaa korkealuokkaisten sirujen saavuttavan Tau Scaling Law -mallilla transistoritiheyden, joka vastaa 1,4 nm:n (14 Å) prosessia .
Miten LogicFolding parantaa signaalin välitystä 1,5 µm:n hybridiliitoksen avulla
LogicFolding on 3D-piiriarkkitehtuuri, joka “laskostaa” logiikkapiirit yhdestä tasaisesta kerroksesta pystysuunnassa kahteen tai useampaan aktiivikerrokseen, jotka pinotaan päällekkäin . Tämä perustuu kahteen toisiinsa kytkeytyvään innovaatioon:
Kriittisten reittien lyhentäminen: Laskostamalla piirin logiikka useisiin kerroksiin signaalien matka vähenee huomattavasti, mikä pienentää resistiivis-kapasitiivista (RC) viivettä – pääasiallista signaalin etenemisaikaa hidastavaa tekijää .
Ultrahieno 1,5 µm:n hybridiliitos: Huawei käyttää 1,5 mikrometrin (µm) bond-pitch -3D-stack-arkkitehtuuria, mikä perustuu edistyneeseen wafer-to-wafer -hybridiliitokseen . Tämä tarjoaa verrattuna tavanomaisiin TSV-läpivientiliitäntöihin, mahdollistaen hienojakoisemman arkkitehtuurin jakamisen sirujen välillä .
Yhdistämällä nämä tekniikat lyhennetään suoraan aikavakiota τ (signaalin etenemisviive), mikä on Tau Scaling Law'n keskeinen optimointitavoite – transistoreiden fyysisen koon pienennyksen sijasta . He Tingbo totesi, että aiemmin tiheyden nostamiseen 126:sta 155 MTr/mm²:iin kului kolme vuotta; LogicFoldingilla sama hyppy 238 MTr/mm²:een tehtiin yhdessä sukupolvessa .
Transistoritiheys ilman pienempää valmistusprosessia
Huawei saavutti 238 miljoonaa transistoria neliömillimetrillä (MTr/mm²) Kirin 2026 -sirussa ilman pienempää valmistusprosessia . Tämä tiheys on verrattavissa TSMC:n 3 nm:n ja Intel 18A:n prosessien tiheyteen. Saavutus on tehty Kiinan olemassa olevalla valmistusinfrastruktuurilla, jota pidetään laajalti 7 nm:n luokan DUV-pohjaisena (SMIC) .
Mittari
Ennen LogicFoldingia
LogicFoldingin jälkeen
Parannus
Transistoritiheys
155 MTr/mm²
238 MTr/mm²
+53,5–55 %
Energiatehokkuus (P-ydin)
Perustaso
+40–41 %
Huippukellotaajuus
~2,7 GHz (arvio)
~3,1 GHz
Valmistusprosessi
Sama
Sama
-
Miten strategia auttaa Huaweiä kiertämään Yhdysvaltojen EUV-pakotteita
Yhdysvaltojen vientirajoitukset estävät Huaweiä ostamasta ASML:n EUV-litografialaitteita, joita tarvitaan 7 nm:ä pienempien transistorien valmistamiseen. Huawei kiertää rajoitukset monella eri tavalla:
Metriikan vaihtaminen: Tau Scaling Law korvaa geometrisen skaalauksen (Mooren laki) aikaskaalauksella. Keskeinen tavoite on signaalin etenemisviiveen (τ) lyhentäminen, ei transistorin fyysisen koon pienentäminen .
Litografiariippumaton tiheysparannus: LogicFolding parantaa tiheyttä pystysuuntaisen pinoamisen ja lyhyempien liitäntöjen avulla, ei hienommalla piirroskuvioinnilla. Näin Kirin 2026 pystyy hyödyntämään olemassa olevia, pakotteiden alaisia valmistusprosesseja entistä tehokkaammin .
Hybridiliitos EUV:n korvikkeena: Huawein aggressiivinen 1,5 µm:n hybridiliitostekniikka mahdollistaa tiheät pystysuuntaiset liitännät ilman EUV-laitteita. Analyysiyhtiö SemiAnalysis totesi tämän ylittävän kilpailijat hybridiliitosten kehityksessä .
2031-tiekartta 1,4 nm:n tasolle: Kehittämällä LogicFolding-tyylistä 3D-integrointia edelleen, Huawei väittää saavuttavansa 1,4 nm:n prosessia vastaavan transistoritiheyden vuoteen 2031 mennessä ilman koskaan tarvetta hankkia EUV-valmistuslaitteita .
NVIDIAN toimitusjohtaja Jensen Huang kommentoi tau-lakia “läpimurroksi”, mutta totesi, ettei se ole uhka TSMC:lle .
Tärkeä varoitus: Riippumaton todentaminen puuttuu
Huawei ei ole julkaissut riippumatonta testidataa eikä paljastanut, mikä kiinalainen valimo (yleisesti oletetaan SMIC) Kirin 2026:n valmistaa . Useat analyytikot ja julkaisut, mukaan lukien The Register ja Tech Times, ovat varoittaneet suhtautumaan väitteisiin varauksella, kunnes kolmannen osapuolen testaus vahvistaa suorituskyvyn . Tätä ennen raportoidut luvut ovat täysin Huawein omia.
theregister.comHuawei's chip law looks less like Moore and more like marketing
gadgets.beebom.comHuawei Unveils 'LogicFolding' to Produce 1.4nm ...
news.futunn.comHuawei's Tau Scaling: Chip Competition Shifts from 'Node' ...
huaweicentral.comHuawei Kirin 2026: Performance, Max Clock Frequency, and 5Ghz ...
news.cgtn.comJensen Huang on Huawei's 'Tau (τ) Scaling Law': 'A breakthrough, but no threat to TSMC'