bLLC tulee sanoista Big Last-Level Cache. Vuototiedot kuvaavat sitä johdonmukaisesti Intelin vastaukseksi AMD:n 3D V-Cache / X3D -teknologialle. Sen tavoitteena on tarjota merkittävä L3-välimuistin lisäys peli- ja muisti-intensiivisiin työkuormiin . Välimuistin koko ei ole sama kaikissa malleissa, vaan se vaihtelee SKU-tason mukaan :

• Core Ultra 9 (huippumalli): Jopa 288 Mt bLLC-välimuistia, joka saavutetaan kahden sirun (2 × 144 Mt) avulla .
• Core Ultra 7: Jopa 144 Mt bLLC-välimuistia, todennäköisesti yhdellä laskentasiirulla .
• Alemman tason Core Ultra 5- ja Core Ultra 3 -mallien bLLC-yksityiskohdat ovat vähemmän selkeitä käytettävissä olevien vuotojen perusteella, vaikka jotkut raportit viittaavat siihen, että bLLC saattaa ilmestyä myös lukituilla kertoimilla varustettuihin (non-K) SKU-malleihin .

bLLC:n sijoittuminen rengasväylälle (ringbus) kunkin laskentasiirun sisällä on myös merkittävä arkkitehtoninen yksityiskohta . Intelin suorituskykyväittämiä AMD:n X3D-sarjaa vastaan ei ole vielä vahvistettu riippumattomilla vertailutesteillä .

Ytimen konfiguraatiot ja tehovariantit

Huippumalli – 52 ydintä, kaksi laskentasiirua

Korkeimman tason Nova Lake-S SKU:n kerrotaan käyttävän kahden laskentasiirun suunnittelua, jossa on yhteensä 52 ydintä ja 52 säiettä (hyperthreadingin kerrotaan jäävän pois tästä sukupolvesta) . Vuodot ovat yksimielisiä tästä kokoonpanosta :

• 16x "Coyote Cove" -suorituskykyydintä (P-ydintä)
• 32x "Arctic Wolf" -tehokkuusydintä (E-ydintä)
• 4x matalan virran E-ydintä (LP-E)
• Yhteensä: 52 ydintä, 52 säiettä

Aiemmin huhuttu 42-ytiminen variantti on myöhemmin raportoitu päivittyneen 44 ytimeen . Uudempi kokoonpano on kuvailtu seuraavasti: 16 P-ydintä, 24 E-ydintä ja 4 LP-E-ydintä . Tämän muutoksen uskotaan vapauttavan täysin käyttöön otetun laskentasiirun, joka saattaa tulla käyttöön muissa SKU-malleissa .

Keskitaso – Yhden laskentasiirun mallit

Huippumallin alapuolella odotetaan yhden laskentasiirun SKU-malleja. Yksi esiin noussut huhuttu kokoonpano on 28-ytiminen osa, jota kuvataan usein 8 P-ydintä + 16 E-ydintä + 4 LP-E-ydintä -kokoonpanoksi . Näiden osien odotetaan kantavan Core Ultra 7 -brändiä ja tarjoavan 144 Mt bLLC-välimuistia . Myös toinen kokoonpano, todennäköisesti 24-ytiminen osa (4P+16E+4LPE), on mainittu .

Pääsy- ja perustaso

Core Ultra 5- ja Core Ultra 3 -mallien yksityiskohdat ovat vähemmän konkreettisia, mutta vuodot viittaavat kokoonpanoihin kuten 8P+16E+4LPE, 8P+12E+4LPE, 6P+8E+4LPE, 4P+8E+4LPE ja 4P+4E+4LPE . Suurin osa näistä on todennäköisesti yhden laskentasiirun malleja ilman bLLC-välimuistia . Näiden alempien SKU-mallien tehonkulutuksen huhutaan olevan alle 125 W .

Virta ja lämmönhallinta

Vuodot viittaavat siihen, että virran- ja lämmönhallinta on merkittävä suunnittelun painopiste 52-ytimisessä huippumallissa . Computex 2026 -messuilla teollisuuden huhut viittasivat siihen, että sirussa olisi moniytiminen ylikellotus -ominaisuus, mikä vaatii merkittävää lämpötilavaraa . Tarkat TDP-arvot ovat yhä vahvistamatta Intelin toimesta .

Laajempi Nova Lake-S -työpöytämallisto

Nova Lake-S -perheen odotetaan kattavan kaikki tasot pääsymalleista huippumalleihin, ja ne jaotellaan laskentasiirtojen lukumäärän, bLLC-välimuistin koon ja ytimien määrän mukaan :

Huippumallin laskentasiirun kerrotaan valmistettavan TSMC:n N2P-prosessisolmulla .

Alusta: Kanta, piirisarjat ja muisti

LGA 1954 -kanta

Kaikki luotettavat vuodot viittaavat uuteen LGA 1954 -kantaan Nova Lake-S:lle, joka korvaa Arrow Lake-S:n käyttämän LGA 1851 -kannan . Tämä tarkoittaa, että nykyiset emolevyt eivät ole yhteensopivia .

900-sarjan piirisarjat

Alustan odotetaan julkaistavan Intelin 900-sarjan piirisarjojen kanssa . Harrastajatason keskusteluissa mainitaan erityisesti Z990- ja Z970-emolevyt sekä valtavirran B960-piirisarja .

Muistituki – DDR5-8000

Nova Lake-S:n odotetaan tukevan natiivisti DDR5-8000-muistia . Tämä on 25 prosentin parannus Arrow Lake-S:n natiivista DDR5-6400-tuesta . Korkeampien taajuuksien saavuttamiseksi muistimoduulit saattavat käyttää CUDIMM- ja CQDIMM-standardeja .

Julkaisuaikataulu: Siirtymä CES 2027 -messuille

Nova Lake-S:n julkaisuikkuna on liikkunut useita kertoja, viimeisimpänä vuoden 2026 lopusta vuoden 2027 alkuun useiden vuotoraporttien perusteella :

• Varhaiset vuodot (2025): Tavoitteena oli vuoden 2026 loppu tai laajempi vuoden 2026 julkaisuikkuna .
• Helmikuun 2026 vuoto: Merkittävä vuotaja raportoi viivästyksestä CES 2027 -messuille .
• Computex 2026 -huhut (kesäkuu 2026): Teollisuuslähteet viittasivat vuoden 2027 ensimmäisen neljänneksen julkaisuun, jossa virallinen ilmoitus odotetaan CES 2027 -messuilla ja vähittäismyynti muutamia viikkoja myöhemmin . Jotkut raportit viittaavat siihen, että 52-ytiminen huippumalli saattaa saapua 2-3 kuukautta alkuperäisen 28-ytimisen julkaisun jälkeen, mahdollisesti Computex 2027 -messujen aikoihin .

Tämänhetkinen tulkinta: Johdonmukaisin vuotoihin perustuva konsensus viittaa vuoden 2027 ensimmäisen neljänneksen julkaisutapahtumaan CES 2027 -messuilla, jonka jälkeen vähittäismyynti alkaa . Intel ei ole virallisesti vahvistanut mitään päivämääriä .

Tärkeitä huomautuksia

• Mikään ei ole Intelin virallisesti vahvistamaa. Ensimmäiset konkreettiset kanta-, emolevy- ja piirisarjatiedot ovat yhä vuototasolla .
• Julkaisuaikataulut ovat muuttuneet useita kertoja ja saattavat muuttua edelleen .
• bLLC:n suorituskyky suhteessa AMD:n 3D V-Cacheen on täysin todistamatta, kunnes riippumattomia vertailutestejä on saatavilla .
• Jotkut vuodot ovat eri mieltä tietyistä ytimien määristä ja SKU-nimistä, joten tarkkoja mallistotietoja on syytä pitää spekulatiivisina .

bLLC tulee sanoista Big Last-Level Cache. Vuototiedot kuvaavat sitä johdonmukaisesti Intelin vastaukseksi AMD:n 3D V-Cache / X3D -teknologialle. Sen tavoitteena on tarjota merkittävä L3-välimuistin lisäys peli- ja muisti-intensiivisiin työkuormiin . Välimuistin koko ei ole sama kaikissa malleissa, vaan se vaihtelee SKU-tason mukaan :

• Core Ultra 9 (huippumalli): Jopa 288 Mt bLLC-välimuistia, joka saavutetaan kahden sirun (2 × 144 Mt) avulla .
• Core Ultra 7: Jopa 144 Mt bLLC-välimuistia, todennäköisesti yhdellä laskentasiirulla .
• Alemman tason Core Ultra 5- ja Core Ultra 3 -mallien bLLC-yksityiskohdat ovat vähemmän selkeitä käytettävissä olevien vuotojen perusteella, vaikka jotkut raportit viittaavat siihen, että bLLC saattaa ilmestyä myös lukituilla kertoimilla varustettuihin (non-K) SKU-malleihin .

bLLC:n sijoittuminen rengasväylälle (ringbus) kunkin laskentasiirun sisällä on myös merkittävä arkkitehtoninen yksityiskohta . Intelin suorituskykyväittämiä AMD:n X3D-sarjaa vastaan ei ole vielä vahvistettu riippumattomilla vertailutesteillä .

Ytimen konfiguraatiot ja tehovariantit

Huippumalli – 52 ydintä, kaksi laskentasiirua

Korkeimman tason Nova Lake-S SKU:n kerrotaan käyttävän kahden laskentasiirun suunnittelua, jossa on yhteensä 52 ydintä ja 52 säiettä (hyperthreadingin kerrotaan jäävän pois tästä sukupolvesta) . Vuodot ovat yksimielisiä tästä kokoonpanosta :

• 16x "Coyote Cove" -suorituskykyydintä (P-ydintä)
• 32x "Arctic Wolf" -tehokkuusydintä (E-ydintä)
• 4x matalan virran E-ydintä (LP-E)
• Yhteensä: 52 ydintä, 52 säiettä

Aiemmin huhuttu 42-ytiminen variantti on myöhemmin raportoitu päivittyneen 44 ytimeen . Uudempi kokoonpano on kuvailtu seuraavasti: 16 P-ydintä, 24 E-ydintä ja 4 LP-E-ydintä . Tämän muutoksen uskotaan vapauttavan täysin käyttöön otetun laskentasiirun, joka saattaa tulla käyttöön muissa SKU-malleissa .

Keskitaso – Yhden laskentasiirun mallit

Huippumallin alapuolella odotetaan yhden laskentasiirun SKU-malleja. Yksi esiin noussut huhuttu kokoonpano on 28-ytiminen osa, jota kuvataan usein 8 P-ydintä + 16 E-ydintä + 4 LP-E-ydintä -kokoonpanoksi . Näiden osien odotetaan kantavan Core Ultra 7 -brändiä ja tarjoavan 144 Mt bLLC-välimuistia . Myös toinen kokoonpano, todennäköisesti 24-ytiminen osa (4P+16E+4LPE), on mainittu .

Pääsy- ja perustaso

Core Ultra 5- ja Core Ultra 3 -mallien yksityiskohdat ovat vähemmän konkreettisia, mutta vuodot viittaavat kokoonpanoihin kuten 8P+16E+4LPE, 8P+12E+4LPE, 6P+8E+4LPE, 4P+8E+4LPE ja 4P+4E+4LPE . Suurin osa näistä on todennäköisesti yhden laskentasiirun malleja ilman bLLC-välimuistia . Näiden alempien SKU-mallien tehonkulutuksen huhutaan olevan alle 125 W .

Virta ja lämmönhallinta

Vuodot viittaavat siihen, että virran- ja lämmönhallinta on merkittävä suunnittelun painopiste 52-ytimisessä huippumallissa . Computex 2026 -messuilla teollisuuden huhut viittasivat siihen, että sirussa olisi moniytiminen ylikellotus -ominaisuus, mikä vaatii merkittävää lämpötilavaraa . Tarkat TDP-arvot ovat yhä vahvistamatta Intelin toimesta .

Laajempi Nova Lake-S -työpöytämallisto

Nova Lake-S -perheen odotetaan kattavan kaikki tasot pääsymalleista huippumalleihin, ja ne jaotellaan laskentasiirtojen lukumäärän, bLLC-välimuistin koon ja ytimien määrän mukaan :

Huippumallin laskentasiirun kerrotaan valmistettavan TSMC:n N2P-prosessisolmulla .

Alusta: Kanta, piirisarjat ja muisti

LGA 1954 -kanta

Kaikki luotettavat vuodot viittaavat uuteen LGA 1954 -kantaan Nova Lake-S:lle, joka korvaa Arrow Lake-S:n käyttämän LGA 1851 -kannan . Tämä tarkoittaa, että nykyiset emolevyt eivät ole yhteensopivia .

900-sarjan piirisarjat

Alustan odotetaan julkaistavan Intelin 900-sarjan piirisarjojen kanssa . Harrastajatason keskusteluissa mainitaan erityisesti Z990- ja Z970-emolevyt sekä valtavirran B960-piirisarja .

Muistituki – DDR5-8000

Nova Lake-S:n odotetaan tukevan natiivisti DDR5-8000-muistia . Tämä on 25 prosentin parannus Arrow Lake-S:n natiivista DDR5-6400-tuesta . Korkeampien taajuuksien saavuttamiseksi muistimoduulit saattavat käyttää CUDIMM- ja CQDIMM-standardeja .

Julkaisuaikataulu: Siirtymä CES 2027 -messuille

Nova Lake-S:n julkaisuikkuna on liikkunut useita kertoja, viimeisimpänä vuoden 2026 lopusta vuoden 2027 alkuun useiden vuotoraporttien perusteella :

• Varhaiset vuodot (2025): Tavoitteena oli vuoden 2026 loppu tai laajempi vuoden 2026 julkaisuikkuna .
• Helmikuun 2026 vuoto: Merkittävä vuotaja raportoi viivästyksestä CES 2027 -messuille .
• Computex 2026 -huhut (kesäkuu 2026): Teollisuuslähteet viittasivat vuoden 2027 ensimmäisen neljänneksen julkaisuun, jossa virallinen ilmoitus odotetaan CES 2027 -messuilla ja vähittäismyynti muutamia viikkoja myöhemmin . Jotkut raportit viittaavat siihen, että 52-ytiminen huippumalli saattaa saapua 2-3 kuukautta alkuperäisen 28-ytimisen julkaisun jälkeen, mahdollisesti Computex 2027 -messujen aikoihin .

Tämänhetkinen tulkinta: Johdonmukaisin vuotoihin perustuva konsensus viittaa vuoden 2027 ensimmäisen neljänneksen julkaisutapahtumaan CES 2027 -messuilla, jonka jälkeen vähittäismyynti alkaa . Intel ei ole virallisesti vahvistanut mitään päivämääriä .

Tärkeitä huomautuksia

• Mikään ei ole Intelin virallisesti vahvistamaa. Ensimmäiset konkreettiset kanta-, emolevy- ja piirisarjatiedot ovat yhä vuototasolla .
• Julkaisuaikataulut ovat muuttuneet useita kertoja ja saattavat muuttua edelleen .
• bLLC:n suorituskyky suhteessa AMD:n 3D V-Cacheen on täysin todistamatta, kunnes riippumattomia vertailutestejä on saatavilla .
• Jotkut vuodot ovat eri mieltä tietyistä ytimien määristä ja SKU-nimistä, joten tarkkoja mallistotietoja on syytä pitää spekulatiivisina .