IBM:n prototyyppisirulle on tarkoitus mahduttaa lähes 100 miljardia transistoria, vaikka siru on suunnilleen kynnen kokoinen. Yhtiön mukaan transistoritiheys on lähes kaksinkertainen sen vuonna 2021 esittelemään 2 nm:n teknologiaan verrattuna .
IBM arvioi tutkimustulosten perusteella, että NanoStack voisi tarjota enintään 50 prosenttia paremman suorituskyvyn tai enintään 70 prosenttia paremman energiatehokkuuden 2 nm:n arkkitehtuuriin verrattuna . Nämä ovat kuitenkin tutkimusvaiheen teknologiaan perustuvia IBM:n ennusteita, eivät kaupallisista tuotteista mitattuja tuloksia.
Lisäksi sirun sisäisen SRAM-muistin skaalautuvuuden kerrotaan paranevan 40 prosenttia. SRAM on prosessorin lähellä sijaitsevaa nopeaa muistia, joten sen tiiviimpi sijoittelu voi olla erityisen tärkeää tekoälykiihdyttimissä. Tulokset julkaistiin vuoden 2026 VLSI Technology -symposiumissa .
Nykyisissä FinFET- ja nanosheet-rakenteissa transistorien sijoittelu perustuu pääosin kaksiulotteiseen sirupintaan. NanoStackissa nanosheet-transistorit yhdistetään pystysuunnassa käyttäen kiekkojen liittämistä eli wafer bonding -tekniikkaa .
Rakennetta voi kuvata CFET-muunnelmaksi. CFET tulee sanoista complementary field-effect transistor, ja siinä n-tyypin ja p-tyypin transistorit sijoitetaan päällekkäin sen sijaan, että ne olisivat vierekkäin. Tällainen järjestely säästää sirun pinta-alaa ja lyhentää transistorien välisten sähköisten yhteyksien matkaa .
IBM on kutsunut NanoStackia ”yleiseksi kehykseksi” transistorien järjestämiseen . Yhtiö kertoo myös esitelleensä toimivan 0,7 nm:n prototyyppisirun, joka olisi ensimmäinen julkinen demonstraatio toimivasta alle nanometrin CMOS-logiikasta .
Tässä kohtaa uutiseen liittyy olennainen varaus. NanoStack on edelleen tutkimusvaiheen teknologia, ei kuluttajien saatavilla oleva valmis siru. IBM arvioi, että valmistuskumppanit voisivat päästä kaupalliseen tuotantoon noin viiden vuoden kuluessa .
IBM:llä ei ole omia suuria sirutehtaita. Sen suunnitelmana on lisensoida NanoStack-arkkitehtuuri valmistuskumppaneille ja valimoyhtiöille, jotka valmistavat fyysiset sirut . Tämä tarkoittaa, että tuotannon toteutuminen riippuu sekä kumppaneiden kyvystä että siitä, miten hyvin rakenne voidaan siirtää laboratoriosta suuren mittakaavan valmistukseen.
IBM on hahmotellut myös pidemmän aikavälin etenemissuunnitelman kohti 0,1 nanometrin eli 1 ångströmin solmuja .
Pienempi transistorikoko ja suurempi transistoritiheys voivat teoriassa tarkoittaa enemmän laskentaa pienemmällä energiankulutuksella. Tämä on erityisen kiinnostavaa tekoälykiihdyttimissä, joissa laskentatehon lisäksi muistin nopeus ja energiatehokkuus rajoittavat järjestelmien kehitystä.
IBM arvioi, että 7A-teknologiaan perustuvat tekoälykiihdyttimet voisivat yltää noin 7 000 TOPS-laskentatehoon. Vertailukohtana yhtiö käyttää nykyisten johtavien prosessisolmujen noin 1 500 TOPS:n tasoa, mikä tarkoittaisi teoriassa noin 4,7-kertaista parannusta . Luku on arvio, ei mittaustulos kaupallisesta tekoälykiihdyttimestä.
Julkistuksellaan IBM asemoi itsensä mukaan kilpailuun, jossa TSMC, Samsung ja Intel etsivät seuraavia ratkaisuja ångströmin mittakaavan siruihin . NanoStackin merkitys ei siksi rajoitu yhteen siruun: jos tekniikka voidaan valmistaa kustannustehokkaasti, se voisi tarjota uuden tavan jatkaa Mooren lain mukaista kehitystä vielä vuosiksi.
IBM:n ilmoitus on merkittävä tutkimusaskel, mutta sen kaupallinen vaikutus riippuu tulevista valmistustesteistä. Suorituskyky- ja tehokkuusluvut ovat IBM:n omia projektioita, ja noin viiden vuoden tuotantoaikataulu on yhtiön tavoite, ei varmistettu toimituspäivä.
IBM:n puolijohdetutkimuksesta vastaava Huiming Bu tiivisti ajatuksen näin: ”NanoStack ei ole yksi innovaatio. Se on laitealusta, joka voi mahdollistaa skaalaamisen jatkumisen vielä seuraavan vuosikymmenen ajan. Valmistelemme sitä tuotantoa varten.”
Toisin sanoen 0,7 nm:n NanoStack on ennen kaikkea lupaus uudesta suunnasta: siruja ei yritetä vain tehdä pienemmiksi, vaan niiden transistorit järjestetään uudelleen kolmiulotteisesti.