El científico jefe de Huawei avisa de un límite físico para Nvidia y apuesta por la ley de escalado Tau

Durante la entrevista, Liao describió un escenario de “alud” —una cascada de problemas— si la industria continúa ampliando los chips mediante más transistores, matrices de cálculo de mayor tamaño y cantidades crecientes de memoria de alto ancho de banda, conocida como HBM.

Su argumento es que la estrategia de aumentar el tamaño de los procesadores y añadir más memoria acaba chocando con restricciones de fabricación, consumo energético, disipación térmica y coste. En su opinión, la expansión basada en “más transistores y más HBM” se está volviendo insostenible.

Liao también afirmó que la dimensión económica de la ley de Moore —la reducción del coste por transistor a medida que avanza la miniaturización— dejó de ofrecer beneficios significativos a partir de los nodos de 16 y 7 nanómetros. Desde entonces, la ley se mantiene principalmente mediante mejoras de rendimiento y eficiencia energética, que también empiezan a ser más difíciles de conseguir.

El científico señaló especialmente a Nvidia, cuyo enfoque para la inteligencia artificial se apoya en procesadores de enorme tamaño y sistemas con grandes volúmenes de memoria HBM. Según su advertencia, ese modelo será uno de los primeros en sentir con intensidad las limitaciones físicas.

Tau Scaling Law: cambiar el objetivo de la miniaturización

Huawei presentó formalmente su propuesta en mayo de 2026, durante el Simposio Internacional del IEEE sobre Circuitos y Sistemas, celebrado en Shanghái.

La Tau Scaling Law pretende funcionar como una alternativa a la ley de Moore. En lugar de medir el progreso principalmente por el tamaño del transistor, expresado en nanómetros, propone centrarse en τ (tau), el tiempo que tarda una señal en recorrer el conjunto del sistema de computación. El objetivo es reducir el movimiento y la latencia de los datos, no únicamente fabricar transistores más pequeños.

En términos sencillos, Huawei quiere que el rendimiento dependa menos de “encoger” cada componente y más de acortar las distancias y los tiempos de comunicación entre lógica, memoria y otros circuitos.

LogicFolding: apilar circuitos para ganar densidad

La arquitectura que materializa ese principio se llama LogicFolding. Se trata de una técnica de diseño con una estructura similar a la computación tridimensional: en vez de distribuir todos los circuitos sobre una superficie plana, los organiza verticalmente dentro del chip, acercando distintas capas de lógica, circuitos analógicos y memoria.

Huawei afirma que este enfoque puede proporcionar un 53,5 % más de densidad de transistores utilizando nodos de litografía ya disponibles, sin exigir de entrada una nueva generación de procesos de fabricación.

La afirmación tiene una importancia estratégica especial porque Huawei no tiene acceso libre a las máquinas de litografía ultravioleta extrema, o EUV, utilizadas para producir algunos de los chips más avanzados. Las restricciones estadounidenses también limitan su acceso a proveedores y fabricantes de vanguardia, entre ellos ASML y TSMC.

Huawei ha fijado además el objetivo de producir chips de “clase 1,4 nm” para 2031 mediante esta metodología. La idea no sería alcanzar ese nivel únicamente a través de una reducción física del proceso, sino mediante mejoras arquitectónicas que aumenten la densidad y el rendimiento sobre nodos existentes.

Una estrategia distinta para competir con Nvidia

Liao reconoció que Huawei no puede superar a Nvidia en una competición directa basada en las especificaciones de una sola tarjeta. En lugar de intentar ganar esa batalla “cuerpo a cuerpo”, defendió una visión centrada en el rendimiento del sistema completo.

Esa estrategia combinaría los chips Ascend de Huawei con su software de desarrollo —incluidos CANN y MindSpore— y con redes capaces de conectar grandes clústeres de procesadores. Así, una menor capacidad individual podría compensarse con la coordinación entre hardware, software y múltiples chips.

La tesis encaja con la situación geopolítica de Huawei. Las sanciones estadounidenses cortaron buena parte de sus vínculos con proveedores globales de semiconductores y dificultan el acceso a las herramientas de fabricación más avanzadas. La Tau Scaling Law y LogicFolding se presentan, por tanto, como una vía para reducir la dependencia de tecnologías occidentales restringidas.

El mensaje tiene dos dimensiones: es una propuesta técnica para sortear obstáculos concretos, pero también una forma de presentar las limitaciones impuestas a Huawei como un incentivo para cambiar las reglas de la competición. La aparición pública de Liao, uno de los principales arquitectos de chips de la compañía, refuerza además ese mensaje ante el ecosistema semiconductor chino.

La gran incógnita: ¿avance real o solución de compromiso?

La propuesta todavía debe superar la prueba más importante: demostrar que funciona en productos reales y a gran escala. Reuters y otros analistas han señalado que el planteamiento es novedoso, pero aún no está probado, y que podría ser más una solución para sortear las sanciones que un salto tecnológico capaz de igualar a las arquitecturas futuras de Nvidia.

El primer examen práctico será el próximo chip para smartphones de Huawei. Liao indicó que ese componente se analizará más adelante, en 2026, para mostrar hasta qué punto LogicFolding puede reducir la distancia con sus rivales.

Por ahora, la advertencia de Huawei no demuestra que Nvidia esté a punto de quedar bloqueada ni que su arquitectura vaya a reemplazar a la miniaturización tradicional. Sí plantea, sin embargo, una cuestión central para la próxima etapa de la industria: cuando reducir el tamaño de los transistores sea cada vez más caro y complejo, la ventaja podría depender tanto de cómo se conectan los componentes como de lo pequeños que sean.