Samsung detalló el 31 de agosto de 2026 su prototipo V10 BV NAND, con más de 400 líneas de palabra, un 58% más de densidad de bits, velocidades de E/S superiores a 4,8 Gbps y más de un 25% menos de consumo frente a V9. La arquitectura divide la matriz de celdas y la circuitería periférica en obleas distintas para de...
Publicado porEditado con GPT-5.6 LunaImágenes generadas con GPT Image 1.5
Respuesta de investigación

Create a landscape editorial hero image for this Studio Global article: What technical details did Samsung reveal on August 31, 2026, about its 10th-generation V10 BV-NAND flash memory chip—including its “full ca. Article summary: Samsung said V10 BV-NAND is a 10th-generation, 3D bonded NAND design intended to raise capacity, throughput, and energy efficiency for AI storage. Its disclosed performance claims versus V9 were over 58% higher bit densi. Topic tags: general, news, general web. Style: premium digital editorial illustration, source-backed research mood, clean composition, high detail, modern web publication hero. Use reference image context only for broad subject, composition, and topical grounding; do not copy the exact image. Avoid: logos, brand marks, copyrighted characters, real person likenesses, fake screenshots, UI text, readable text, watermarks, charts with fake numbers
Samsung presentó su V10 Bonding V-NAND, o BV-NAND, como un diseño de memoria NAND 3D de décima generación pensado para las necesidades de la era de la inteligencia artificial: más capacidad, mayor velocidad de transferencia y menor consumo energético. La compañía afirma que el prototipo supera las 400 líneas de palabra —las capas activas de la estructura NAND— y que mejora de forma notable frente a la generación V9. 1
2
En los datos divulgados el 31 de agosto, Samsung asegura que V10 ofrece más de un 58% de densidad de bits adicional, velocidades de entrada y salida superiores a 4,8 Gbps —más de un 33% por encima de V9— y una reducción del consumo superior al 25%. 2
8
La clave no consiste simplemente en hacer una torre cada vez más alta. Samsung explica que V10 utiliza un proceso denominado Three-Stack HARC Merge, que divide las celdas de memoria en tres secciones o bloques de apilamiento. Cada uno se fabrica por separado y después se conecta verticalmente con los demás. 13
17
La compañía también emplea las técnicas Multi Hole y Zero Dummy Hole para afrontar las dificultades de fabricar estructuras con una cantidad tan elevada de capas. En una NAND 3D, aumentar la altura del apilamiento complica el grabado, la alineación y el comportamiento eléctrico. Separar la estructura en varios bloques ofrece una vía para seguir aumentando la densidad sin depender de una única torre ultracompacta.
Las fuentes proporcionadas confirman la estructura de tres bloques y el uso de esas técnicas, pero no describen con detalle cada paso del proceso de fabricación.
V10 separa la matriz de celdas NAND de la circuitería periférica, conocida habitualmente como Peri. Samsung fabrica ambos elementos en obleas distintas y luego las une mediante una técnica de wafer bonding, o unión de obleas. 2
5
12
Este planteamiento permite desarrollar y optimizar por separado las celdas de memoria y los circuitos que las controlan antes de combinarlos. Así, Samsung busca mejorar la densidad y el rendimiento sin limitarse a añadir más capas a una sola oblea. La empresa también sostiene que esta arquitectura permite utilizar circuitería periférica de mayor rendimiento, un factor que contribuye a las mejoras de transferencia de datos y eficiencia energética anunciadas para V10. 2
13
La información suministrada describe full capping como una disposición en la que la matriz periférica inferior coincide con la huella o superficie de la matriz superior de celdas, en lugar de sobresalir por sus lados. En teoría, esto ayudaría a conservar la eficiencia en el área del chip y del encapsulado sin renunciar a fabricar por separado las celdas y la circuitería periférica.
Sin embargo, los materiales primarios de Samsung y los extractos disponibles respaldan claramente la fabricación en obleas separadas y su posterior unión, pero no documentan de forma independiente todos los detalles geométricos asociados al término «full capping» ni confirman exactamente cómo se implementa la coincidencia de superficies. Por eso, la arquitectura general está divulgada, mientras que la interpretación precisa de esa disposición debe tomarse con cautela.
La comparación comunicada por Samsung con su V-NAND de novena generación es la siguiente:
Una mayor densidad de bits permite almacenar más información en una superficie física similar. Samsung ha relacionado V10 con futuros SSD de gran capacidad, incluidas soluciones de hasta 128 TB y unidades de próxima generación compatibles con PCIe Gen7, según la información publicada sobre sus planes. 13
Estas cifras son afirmaciones de rendimiento de Samsung, no resultados de pruebas comparativas independientes. Los datos disponibles tampoco permiten saber cómo se trasladarán esas mejoras a modelos concretos de SSD, cargas de trabajo específicas o distintas configuraciones de controladora.
Los centros de datos dedicados a la IA necesitan almacenar grandes volúmenes de datos de entrenamiento, puntos de control de modelos y otros archivos asociados a cargas de trabajo intensivas. La NAND no sustituye a la DRAM de alto ancho de banda, pero sí puede desempeñar un papel importante en la capa de almacenamiento de gran capacidad, donde la densidad y el consumo eléctrico son especialmente relevantes.
Samsung presentó V10 dentro de una estrategia de memoria para IA que también incluye zHBM y zNAND-O. La empresa describe zHBM como un concepto para colocar la memoria de alto ancho de banda más cerca de un acelerador de IA o incluso apilarla verticalmente sobre él. zNAND-O, por su parte, es un concepto NAND de alto rendimiento que se encuentra en desarrollo en versiones de cuatro y ocho capas. 5
6
7
El elemento común es el uso de estructuras tridimensionales para afrontar las limitaciones de espacio, ancho de banda, consumo y temperatura. V10 es la pieza centrada en el almacenamiento, mientras que zHBM y zNAND-O siguen siendo arquitecturas conceptuales o en desarrollo en la evidencia disponible, no productos comerciales con calendarios de producción confirmados. 1
6
7
Samsung presentó V10 como un prototipo y una tecnología de próxima generación en la conferencia Future of Memory and Storage 2026. La entrevista y los materiales divulgados el 31 de agosto no ofrecen una fecha firme para el inicio de la producción masiva ni para los primeros envíos comerciales. 1
2
Por tanto, varias afirmaciones sobre la hoja de ruta no deben tratarse como compromisos confirmados. La evidencia disponible no permite verificar una fecha definitiva de comercialización de V10, el lanzamiento de una NAND de undécima generación en 2027 ni un objetivo confirmado de 1.000 capas para 2030. Informaciones anteriores sí han mencionado esa meta de 1.000 capas, pero no equivalen a un calendario oficial confirmado por Samsung. 25
26
La conclusión más sólida, por ahora, es más concreta: V10 muestra cómo Samsung pretende superar las 400 capas mediante una arquitectura de tres bloques y la unión de obleas separadas para las celdas y la circuitería periférica. La compañía atribuye al diseño mejoras en densidad, velocidad de E/S y eficiencia energética, pero la disponibilidad comercial y el ritmo de las próximas generaciones todavía están por determinarse.
Studio Global AI
Esta página incluye una respuesta respaldada por fuentes que puede continuar dentro de Studio Global.
Samsung detalló el 31 de agosto de 2026 su prototipo V10 BV NAND, con más de 400 líneas de palabra, un 58% más de densidad de bits, velocidades de E/S superiores a 4,8 Gbps y más de un 25% menos de consumo frente a V9.
Samsung detalló el 31 de agosto de 2026 su prototipo V10 BV NAND, con más de 400 líneas de palabra, un 58% más de densidad de bits, velocidades de E/S superiores a 4,8 Gbps y más de un 25% menos de consumo frente a V9. La arquitectura divide la matriz de celdas y la circuitería periférica en obleas distintas para después unirlas; el proceso Three Stack HARC Merge permite superar las 400 capas sin fabricar toda la estructura como un...
V10 está orientado al almacenamiento de alta capacidad y eficiencia energética para centros de datos de IA, junto a los conceptos zHBM y zNAND O, pero no hay una fecha firme de producción masiva ni confirmación de una...
Samsung detalló el 31 de agosto de 2026 su prototipo V10 BV NAND, con más de 400 líneas de palabra, un 58% más de densidad de bits, velocidades de E/S superiores a 4,8 Gbps y más de un 25% menos de consumo frente a V9. La arquitectura divide la matriz de celdas y la circuitería periférica en obleas distintas para de...
Publicado porEditado con GPT-5.6 LunaImágenes generadas con GPT Image 1.5
Respuesta de investigación

Create a landscape editorial hero image for this Studio Global article: What technical details did Samsung reveal on August 31, 2026, about its 10th-generation V10 BV-NAND flash memory chip—including its “full ca. Article summary: Samsung said V10 BV-NAND is a 10th-generation, 3D bonded NAND design intended to raise capacity, throughput, and energy efficiency for AI storage. Its disclosed performance claims versus V9 were over 58% higher bit densi. Topic tags: general, news, general web. Style: premium digital editorial illustration, source-backed research mood, clean composition, high detail, modern web publication hero. Use reference image context only for broad subject, composition, and topical grounding; do not copy the exact image. Avoid: logos, brand marks, copyrighted characters, real person likenesses, fake screenshots, UI text, readable text, watermarks, charts with fake numbers
Samsung presentó su V10 Bonding V-NAND, o BV-NAND, como un diseño de memoria NAND 3D de décima generación pensado para las necesidades de la era de la inteligencia artificial: más capacidad, mayor velocidad de transferencia y menor consumo energético. La compañía afirma que el prototipo supera las 400 líneas de palabra —las capas activas de la estructura NAND— y que mejora de forma notable frente a la generación V9. 1
2
En los datos divulgados el 31 de agosto, Samsung asegura que V10 ofrece más de un 58% de densidad de bits adicional, velocidades de entrada y salida superiores a 4,8 Gbps —más de un 33% por encima de V9— y una reducción del consumo superior al 25%. 2
8
La clave no consiste simplemente en hacer una torre cada vez más alta. Samsung explica que V10 utiliza un proceso denominado Three-Stack HARC Merge, que divide las celdas de memoria en tres secciones o bloques de apilamiento. Cada uno se fabrica por separado y después se conecta verticalmente con los demás. 13
17
La compañía también emplea las técnicas Multi Hole y Zero Dummy Hole para afrontar las dificultades de fabricar estructuras con una cantidad tan elevada de capas. En una NAND 3D, aumentar la altura del apilamiento complica el grabado, la alineación y el comportamiento eléctrico. Separar la estructura en varios bloques ofrece una vía para seguir aumentando la densidad sin depender de una única torre ultracompacta.
Las fuentes proporcionadas confirman la estructura de tres bloques y el uso de esas técnicas, pero no describen con detalle cada paso del proceso de fabricación.
V10 separa la matriz de celdas NAND de la circuitería periférica, conocida habitualmente como Peri. Samsung fabrica ambos elementos en obleas distintas y luego las une mediante una técnica de wafer bonding, o unión de obleas. 2
5
12
Este planteamiento permite desarrollar y optimizar por separado las celdas de memoria y los circuitos que las controlan antes de combinarlos. Así, Samsung busca mejorar la densidad y el rendimiento sin limitarse a añadir más capas a una sola oblea. La empresa también sostiene que esta arquitectura permite utilizar circuitería periférica de mayor rendimiento, un factor que contribuye a las mejoras de transferencia de datos y eficiencia energética anunciadas para V10. 2
13
La información suministrada describe full capping como una disposición en la que la matriz periférica inferior coincide con la huella o superficie de la matriz superior de celdas, en lugar de sobresalir por sus lados. En teoría, esto ayudaría a conservar la eficiencia en el área del chip y del encapsulado sin renunciar a fabricar por separado las celdas y la circuitería periférica.
Sin embargo, los materiales primarios de Samsung y los extractos disponibles respaldan claramente la fabricación en obleas separadas y su posterior unión, pero no documentan de forma independiente todos los detalles geométricos asociados al término «full capping» ni confirman exactamente cómo se implementa la coincidencia de superficies. Por eso, la arquitectura general está divulgada, mientras que la interpretación precisa de esa disposición debe tomarse con cautela.
La comparación comunicada por Samsung con su V-NAND de novena generación es la siguiente:
Una mayor densidad de bits permite almacenar más información en una superficie física similar. Samsung ha relacionado V10 con futuros SSD de gran capacidad, incluidas soluciones de hasta 128 TB y unidades de próxima generación compatibles con PCIe Gen7, según la información publicada sobre sus planes. 13
Estas cifras son afirmaciones de rendimiento de Samsung, no resultados de pruebas comparativas independientes. Los datos disponibles tampoco permiten saber cómo se trasladarán esas mejoras a modelos concretos de SSD, cargas de trabajo específicas o distintas configuraciones de controladora.
Los centros de datos dedicados a la IA necesitan almacenar grandes volúmenes de datos de entrenamiento, puntos de control de modelos y otros archivos asociados a cargas de trabajo intensivas. La NAND no sustituye a la DRAM de alto ancho de banda, pero sí puede desempeñar un papel importante en la capa de almacenamiento de gran capacidad, donde la densidad y el consumo eléctrico son especialmente relevantes.
Samsung presentó V10 dentro de una estrategia de memoria para IA que también incluye zHBM y zNAND-O. La empresa describe zHBM como un concepto para colocar la memoria de alto ancho de banda más cerca de un acelerador de IA o incluso apilarla verticalmente sobre él. zNAND-O, por su parte, es un concepto NAND de alto rendimiento que se encuentra en desarrollo en versiones de cuatro y ocho capas. 5
6
7
El elemento común es el uso de estructuras tridimensionales para afrontar las limitaciones de espacio, ancho de banda, consumo y temperatura. V10 es la pieza centrada en el almacenamiento, mientras que zHBM y zNAND-O siguen siendo arquitecturas conceptuales o en desarrollo en la evidencia disponible, no productos comerciales con calendarios de producción confirmados. 1
6
7
Samsung presentó V10 como un prototipo y una tecnología de próxima generación en la conferencia Future of Memory and Storage 2026. La entrevista y los materiales divulgados el 31 de agosto no ofrecen una fecha firme para el inicio de la producción masiva ni para los primeros envíos comerciales. 1
2
Por tanto, varias afirmaciones sobre la hoja de ruta no deben tratarse como compromisos confirmados. La evidencia disponible no permite verificar una fecha definitiva de comercialización de V10, el lanzamiento de una NAND de undécima generación en 2027 ni un objetivo confirmado de 1.000 capas para 2030. Informaciones anteriores sí han mencionado esa meta de 1.000 capas, pero no equivalen a un calendario oficial confirmado por Samsung. 25
26
La conclusión más sólida, por ahora, es más concreta: V10 muestra cómo Samsung pretende superar las 400 capas mediante una arquitectura de tres bloques y la unión de obleas separadas para las celdas y la circuitería periférica. La compañía atribuye al diseño mejoras en densidad, velocidad de E/S y eficiencia energética, pero la disponibilidad comercial y el ritmo de las próximas generaciones todavía están por determinarse.
Studio Global AI
Esta página incluye una respuesta respaldada por fuentes que puede continuar dentro de Studio Global.
Samsung detalló el 31 de agosto de 2026 su prototipo V10 BV NAND, con más de 400 líneas de palabra, un 58% más de densidad de bits, velocidades de E/S superiores a 4,8 Gbps y más de un 25% menos de consumo frente a V9.
Samsung detalló el 31 de agosto de 2026 su prototipo V10 BV NAND, con más de 400 líneas de palabra, un 58% más de densidad de bits, velocidades de E/S superiores a 4,8 Gbps y más de un 25% menos de consumo frente a V9. La arquitectura divide la matriz de celdas y la circuitería periférica en obleas distintas para después unirlas; el proceso Three Stack HARC Merge permite superar las 400 capas sin fabricar toda la estructura como un...
V10 está orientado al almacenamiento de alta capacidad y eficiencia energética para centros de datos de IA, junto a los conceptos zHBM y zNAND O, pero no hay una fecha firme de producción masiva ni confirmación de una...