Adiós al límite físico: Intel presenta EMIB-T, la tecnología que multiplica por 24 el tamaño de los chips de IA

Cómo resolver el encapsulado para paquetes de hasta 24× retícula

Uno de los mayores desafíos para los paquetes ultra grandes es la tensión mecánica y la formación de vacíos durante el encapsulado con resina de relleno (underfill). Intel utiliza la tecnología de encapsulado de molde distribuido (DMU) para abordarlo. Al distribuir el material de relleno en múltiples zonas de dispensación, DMU evita grietas, deslaminaciones y la formación de vacíos en paquetes que superan con creces el tamaño de una sola retícula . Esto es fundamental porque la hoja de ruta de Intel en empaquetado apunta a paquetes de más de 12 veces el tamaño de retícula para 2028, y la compañía ha demostrado una capacidad conceptual de hasta 24× retícula para futuros diseños de superchips de IA .

Configuraciones de paquete validadas y hoja de ruta

Intel ha publicado una hoja de ruta clara que va desde la producción actual hasta los objetivos futuros :

• Producción actual: Paquetes de 8× retícula que ya se envían desde Rio Rancho, Nuevo México.
• Validado en ECTC 2026: Paquete de 2× retícula con EMIB-T a un paso de 36/35 µm .
• Despliegue en producción en 2026: EMIB-T entra en producción en fábrica este mismo año .
• Hoja de ruta para 2028: Paquetes de >12× retícula (un solo paquete de más de 10.000 mm²) .
• Objetivo futuro: Hasta 24× retícula para chips de IA a escala extrema .

Intel también demostró un sustrato de vidrio de núcleo grueso 10-2-10 en NEPCON Japón 2026, con el objetivo de lograr la primera producción en masa del mundo de sustratos de vidrio para el empaquetado de chips de IA en Rio Rancho .

Alimentación, refrigeración y almacenamiento de energía para paquetes de 15-25 kW

Los paquetes hipergrandes presentan desafíos sin precedentes en la entrega de energía, la extracción de calor y la suavización de picos de consumo. Intel está desarrollando una estrategia de infraestructura multifacética para soportar paquetes que operan a 15-25 kilovatios :

• Suministro de energía a través de TSVs EMIB-T: Las vías de silicio atravesadas en EMIB-T permiten una entrega de corriente mucho mayor directamente a través de las interconexiones del puente, soportando los requisitos de energía de la memoria HBM4/4e .
• Extracción de calor distribuida: Intel ha demostrado una nueva arquitectura de disipación de calor distribuida para paquetes ultra grandes, superando las soluciones térmicas tradicionales de un solo punto .
• Refrigeración microfluídica: En ECTC 2026, Intel presentó avances en refrigeración microfluídica integrada directamente en el sustrato del paquete para manejar la densidad térmica extrema de los chips de múltiples kilovatios .
• Almacenamiento de energía en el paquete: Intel ha revelado tecnologías de sustrato con condensadores integrados para suavizar la entrega de energía transitoria en dominios de paquetes de 15-25 kW .

Estas tecnologías están diseñadas para trabajar en conjunto, permitiendo que un solo paquete consuma y disipe niveles de energía que antes estaban reservados para racks de servidores completos.

Socios externos: la expansión del ecosistema

Intel está construyendo un amplio ecosistema para llevar EMIB-T y el empaquetado con sustratos de vidrio al mercado general.

Tessolve (Habilitación de diseño basado en EMIB)

El 27 y 28 de julio de 2026, Tessolve anunció una colaboración con Intel Foundry para respaldar diseños de paquetes que utilicen la tecnología EMIB . Tessolve ahora está capacitada para ayudar a los clientes de Intel Foundry con diseños EMIB heterogéneos de múltiples chiplets, proporcionando servicios integrales de diseño y empaquetado de semiconductores. Esto permite que un ecosistema más amplio de diseñadores de chips adopte el empaquetado avanzado de Intel sin necesidad de crear experiencia interna.

Lens Technology (Empaquetado con sustratos de vidrio)

El 24 de julio de 2026, Intel firmó un memorando de entendimiento con Lens Technology, un fabricante chino de vidrio de precisión, para explorar conjuntamente el empaquetado avanzado con vías a través del vidrio (TGV) para sustratos de vidrio . Lens Technology está construyendo una instalación dedicada de 30.000 m² para sustratos de vidrio para este esfuerzo . La colaboración, por ahora, no es vinculante y está enfocada en el desarrollo y la validación de procesos, no es un contrato de producción comprometido .

Proveedores de software EDA

Intel también cuenta con los tres principales proveedores de herramientas de diseño electrónico (EDA): Cadence, Synopsys y Siemens EDA, integrados en su Programa de Alianza de Chiplets para desarrollar flujos de trabajo de diseño para EMIB-T .

Panorama competitivo: ¿cómo se compara Intel con TSMC, Samsung y AMD?

La apuesta de Intel por el empaquetado avanzado supone un desafío directo a los líderes establecidos en este campo.

• TSMC sigue siendo el líder en volumen. Su plataforma CoWoS (Chip-on-Wafer-on-Substrate) es la solución de empaquetado principal para los aceleradores de IA de NVIDIA y AMD. TSMC demostró refrigeración líquida directa al silicio en CoWoS en ECTC 2025, logrando una resistencia térmica de 0,055 °C/W con un TDP de más de 2,6 kW en interpositores de 3.300 mm² . TSMC también ha anunciado el desarrollo de sustratos de núcleo de vidrio, pero su objetivo de producción es la "segunda mitad de esta década", lo que sitúa a Intel por delante con su impulso a los sustratos de vidrio en 2026 . CNBC informó en abril de 2026 que NVIDIA estaba acaparando la capacidad de CoWoS y explorando a Intel como proveedor secundario de empaquetado, lo que indica que TSMC tiene limitaciones de oferta .

• Samsung ofrece empaquetado I-Cube (2.5D) y X-Cube (3D). Samsung es agresivo en la unión híbrida de cobre (HCB) para el apilado 3D y tiene su propio programa de sustratos de vidrio, pero ha revelado menos detalles sobre paquetes a escala de retícula más allá de 4-6×.

• AMD depende principalmente de TSMC CoWoS para sus aceleradores de IA de las series MI300/MI400 y utiliza su propia Arquitectura Infinity para la interconexión de chiplets. AMD no opera sus propias fábricas de empaquetado, por lo que es un cliente, no un competidor directo en tecnología de empaquetado.

Comparativa clave: Intel vs. TSMC

El factor diferenciador de Intel es el liderazgo en el tamaño del paquete y la integración vertical (diseño + fabricación + empaquetado bajo un mismo techo). La ventaja de TSMC es su madurez probada en fabricación de alto volumen, un vasto ecosistema de clientes y un rendimiento térmico superior por mm² en la actualidad. La apuesta de Intel es que la industria de la IA necesitará paquetes mucho más grandes de los que CoWoS puede servir eficientemente, y que su instalación de Rio Rancho puede ofrecerlos antes de que los competidores escalen su producción.