Samsung redefine su hoja de ruta de memoria para la IA: zHBM, NAND de más de 400 capas y contratos a largo plazo

A diferencia del NAND convencional, esta arquitectura fabrica por separado las celdas de memoria y los circuitos periféricos para después unirlos verticalmente mediante tecnología de wafer bonding, es decir, de unión de obleas . El diseño también emplea una estructura de tres pilas, conocida como 3-Stack .

Según Samsung, la densidad de memoria es aproximadamente un 58 % mayor que la de la generación V9 . La compañía también espera mejoras en lectura, escritura y rendimiento de entrada y salida, además de un menor consumo energético .

La presentación tuvo además un componente simbólico: Samsung reveló su primera tecnología V-NAND en este mismo evento hace 13 años, en 2013. La V10 representa, por tanto, la décima generación de su familia de memoria vertical .

zHBM: colocar la memoria encima del acelerador de IA

El concepto que más llamó la atención fue zHBM. En las generaciones actuales, los módulos de memoria HBM suelen situarse junto al procesador o acelerador de IA sobre un interposer de silicio. zHBM plantea una configuración diferente: apilar la memoria verticalmente directamente sobre el acelerador .

La propuesta se basa en tecnología avanzada de unión de obleas y busca acortar la distancia que recorren los datos entre la memoria y la lógica de procesamiento . Samsung afirma que una implementación futura podría ofrecer:

• aproximadamente ocho veces el rendimiento de HBM5;
• más de diez veces la densidad de memoria de HBM5;
• una mejora de hasta tres veces en eficiencia energética;
• y una reducción superior al 50 % de la resistencia térmica .

Estas cifras son proyecciones de Samsung para la arquitectura conceptual, no resultados de un producto comercial disponible. La empresa mostró un modelo físico o mock-up, y no comunicó un calendario de comercialización . Si llegara a materializarse, zHBM también rompería con el uso del interposer de silicio que ha acompañado a las distintas generaciones de HBM hasta ahora .

zNAND-O: NAND 3D orientado a la IA en el borde

Samsung presentó asimismo zNAND-O, otra arquitectura conceptual basada en V-NAND. El diseño combina NAND vertical con vías que atraviesan el silicio, conocidas como TSV (Through-Silicon Via), para apilar cuatro u ocho chips NAND en un único encapsulado .

El objetivo son las cargas de trabajo de IA en el borde —por ejemplo, sistemas que procesan datos cerca del lugar donde se generan—, con mejoras previstas en el aprovechamiento del espacio, el rendimiento de entrada y salida y la latencia . Al igual que zHBM, zNAND-O se mostró como concepto y Samsung no dio una fecha concreta para su llegada al mercado .

HBM4E, HBM5 y procesamiento dentro de la memoria

El escaparate de Samsung también incluyó muestras de HBM4E y modelos conceptuales de HBM5, dos pasos de su hoja de ruta para aceleradores de IA .

La empresa comenzó en febrero de 2026 la producción en volumen de HBM4, fabricada con DRAM 1c y tecnología de chips de 4 nanómetros. En mayo afirmó haberse convertido en la primera compañía en entregar muestras de HBM4E a clientes internacionales . La producción masiva de HBM4E está prevista para 2027 y utilizará el proceso de Hybrid Bonding de cuarta generación .

Samsung también mostró la LPDDR5X-PIM. PIM significa Processing-in-Memory, o procesamiento dentro de la memoria. En lugar de trasladar todos los datos entre la memoria y la CPU o la GPU, esta tecnología ejecuta ciertas operaciones directamente en la memoria. Para cargas de inferencia de IA adecuadas, el enfoque puede reducir el movimiento de datos, mejorar la eficiencia y disminuir el consumo .

En almacenamiento empresarial, la compañía presentó además las plataformas SSD PM1763 y BM1773, diseñadas para las exigencias de las infraestructuras de IA .

Samsung recupera el liderazgo mundial en DRAM

El anuncio tecnológico llegó en un momento favorable para Samsung. Según Counterpoint Research, la compañía obtuvo el 39 % de los ingresos del mercado mundial de DRAM en el segundo trimestre de 2026, por delante de SK hynix, con el 26 %, y Micron, con el 25 % .

El cambio estuvo respaldado por la demanda de DRAM convencional y por el crecimiento de la producción de HBM de Samsung. Al mismo tiempo, SK hynix se enfrentó a un escenario de precios de HBM estancados .

La evolución de SK hynix muestra que una fuerte expansión de ingresos no garantiza una mayor cuota: sus ingresos crecieron un 214 % interanual, pero su participación cayó del 39 % en el segundo trimestre de 2025 al 26 % un año después . Con estos resultados, Samsung recuperó el primer puesto después de que SK hynix lo liderara brevemente en trimestres anteriores .

El nuevo modelo comercial: contratos de cinco años con clientes de IA

La otra gran pieza de la estrategia se conoció durante la presentación de resultados del segundo trimestre, el 30 de julio. Samsung dijo que pretende asignar entre el 60 % y el 70 % de su capacidad total de producción de memoria a acuerdos de suministro a largo plazo, conocidos como LTA (Long-Term Agreements) .

La estructura anunciada contempla un contrato base de cinco años con renovaciones anuales, un modelo denominado “cinco años renovables” . Los acuerdos incluyen anticipos y límites a las reducciones de precio: estas no podrían superar el 5 % por trimestre, mientras que la flexibilidad para aumentar los precios sería esencialmente ilimitada, según una encuesta de Bank of America Merrill Lynch .

Samsung afirmó haber cerrado acuerdos con cinco grandes clientes internacionales de centros de datos y estar en conversaciones avanzadas con otros cinco . Informaciones de prensa identifican a los cinco primeros como Amazon Web Services, Microsoft, Google Cloud, Meta y Oracle, aunque los contratos están sujetos a acuerdos de confidencialidad .

La estrategia es más agresiva que la de Micron, que prevé canalizar alrededor del 50 % de sus ventas mediante sus acuerdos estratégicos con clientes . Para Samsung, las LTA ofrecen mayor visibilidad de la demanda y compromisos de suministro durante varios años. Para los compradores, aseguran acceso a una capacidad escasa, pero reducen parte de su margen de maniobra ante cambios de precios o de tecnología.

La competencia también acelera el paso

Samsung no fue la única empresa que presentó novedades relevantes en FMS 2026:

• SK hynix y Sandisk publicaron las primeras especificaciones del estándar High Bandwidth Flash (HBF), una nueva categoría pensada para situarse entre la memoria HBM y los SSD. El estándar contempla capacidades de hasta 512 GB, configuraciones de ocho o 16 chips NAND apilados y un ancho de banda aproximado de 0,4 a 3,0 TB/s. La conexión utiliza UCIe, una interfaz para enlazar chiplets y procesadores; Google y Tenstorrent participan en el consorcio .
• Kioxia mostró sus SSD NVMe GP1 con PCIe 6.0, optimizados para el acceso directo desde GPU, además de las series empresariales CM10 y NX1, compatibles con refrigeración líquida directa. La empresa también compartió escenario con Nvidia para abordar el almacenamiento flash en infraestructuras de IA .
• Micron ya había puesto en producción masiva en febrero de 2026 su SSD empresarial 9650 PCIe 6.0, presentado como la primera unidad comercial de este tipo .
• SK hynix exhibió también su NAND 4D de décima generación, con 375 capas, y afirmó que ofrece una mejora de 2,5 veces en eficiencia energética .

Qué revela esta carrera por la memoria

La hoja de ruta de Samsung apunta a dos cambios simultáneos. En el plano técnico, la industria intenta acercar físicamente la memoria al procesador, aumentar el número de capas y crear nuevos niveles entre la memoria ultrarrápida y el almacenamiento convencional. En el plano empresarial, los fabricantes buscan que los grandes clientes de IA se comprometan con volúmenes plurianuales antes de que se amplíe la capacidad.

Por ahora, zHBM y zNAND-O son demostraciones conceptuales, no productos listos para comprar. Pero su presentación, junto con la V10 BV-NAND de más de 400 capas, las muestras de HBM4E y el avance de HBF y PCIe 6.0, confirma que la memoria se ha convertido en uno de los principales cuellos de botella —y campos de batalla— de la infraestructura de inteligencia artificial .