CoPoS de TSMC: la estrategia para desafiar el dominio de Samsung en el empaquetado de paneles

La industria de los semiconductores está en plena revolución del empaquetado, y TSMC ha puesto una ficha clave en el empaquetado a nivel de panel (PLP, por sus siglas en inglés) . ¿El objetivo? Romper la ventaja inicial de Samsung y aliviar el monumental atasco en su tecnología estrella, CoWoS . En el centro de esta ofensiva está CoPoS (Chip-on-Panel-on-Substrate), una plataforma que cambia las tradicionales obleas redondas de silicio por paneles cuadrados para integrar más chips de IA, y más baratos . La línea piloto ya está operativa, pero el camino a la producción masiva aún está lleno de incertidumbre .

¿Qué hace diferente a CoPoS?

CoPoS es la respuesta de TSMC a los límites de escala del empaquetado a nivel de oblea. En lugar de procesar obleas redondas de 300 mm, la tecnología usa paneles cuadrados de 310 mm × 310 mm y, con el tiempo, dimensiones aún mayores . Este cambio geométrico supone un avance radical: pasar de un formato redondo a uno cuadrado aumenta drásticamente la superficie útil, permitiendo empaquetar muchos más chips por sustrato y reduciendo el coste por unidad .

La tecnología fusiona la madurez de CoWoS (Chip-on-Wafer-on-Substrate) con las técnicas de empaquetado Fan-Out a nivel de panel (FOPLP) . El resultado es una plataforma diseñada a medida para los interpositores de tamaño extremo y la integración de "chiplets" que exigirán las GPUs para IA y los ASIC personalizados de última generación . Se espera que Nvidia sea un cliente clave temprano, ya que CoPoS está pensada para dar soporte a sus procesadores de IA de la era post-Blackwell, conocidos como Rubin . TSMC presentó la línea de productos CoPoS de 310 mm × 310 mm en su Simposio de Tecnología de Norteamérica de 2025, con el objetivo de comenzar los envíos para .

De la línea piloto a la producción masiva: una fecha en el aire

El despliegue de CoPoS avanza en dos vías. La primera, la línea piloto, va según lo previsto. La entrega de equipos al equipo de I+D comenzó en febrero de 2026, y la línea piloto completa, ubicada en la planta Longtan de la filial VisEra de TSMC, se terminó en junio de ese mismo año . En la junta de accionistas de TSMC del 4 de junio, el presidente y CEO C.C. Wei confirmó públicamente que la línea piloto está activa y que los materiales y consumibles están asegurados .

La segunda vía es la fabricación en volumen, y aquí el horizonte es menos claro. La ventana más mencionada por fuentes de la cadena de suministro apunta entre finales de 2028 y la primera mitad de 2029, centrándose en la futura planta AP7 de TSMC en Chiayi, Taiwán . En contraste, un informe puntual de abril de 2026 sugería un retraso de la producción masiva al cuarto trimestre de 2030, unos dos años más tarde de lo esperado, debido a obstáculos técnicos relacionados con la "uniformidad" y la "deformación" (warpage) al escalar a dimensiones de panel .

A pesar de la fecha incierta, la inversión en empaquetado avanzado de TSMC crecería a una tasa anual compuesta del 24 % entre 2025 y 2027, lo que subraya la centralidad de esta apuesta para la compañía .

Construyendo una nueva cadena de suministro

TSMC no desarrolla CoPoS en solitario. La empresa está tejiendo de forma activa una cadena de suministro completa de materiales, componentes y equipos . A principios de 2026, el llamado "equipo nacional de empaquetado avanzado" de Taiwán se amplió con dos nuevas firmas locales que se unieron al ecosistema de CoPoS . Este movimiento señala la fuerte apuesta de TSMC por una base de suministro localizada para impulsar el proyecto.

La rivalidad con Samsung

Samsung es el claro líder actual en empaquetado a nivel de panel. La empresa surcoreana comercializa esta tecnología desde hace años, aplicándola a procesadores móviles y circuitos integrados de gestión de energía (PMICs) . Ahora, Samsung está desarrollando su tecnología ultra grande System-on-Panel (SoP), con la mira puesta en clientes como Tesla . Su plataforma FOPLP ya ofrece ventajas significativas, como un formato hasta un 40 % más pequeño y un 15 % mejor rendimiento térmico frente a los empaquetados convencionales .

TSMC llegó tarde a esta tecnología, comenzando su desarrollo en serio solo hasta 2024 . Pero CoPoS representa un contraataque focalizado. En lugar de competir directamente en chips móviles, TSMC diseña CoPoS específicamente para los procesadores de IA más grandes y complejos: las GPUs de Nvidia, los ASIC de los gigantes de la nube y otros chips de alto rendimiento (HPC) que definirán la arquitectura de los centros de datos de la próxima década . Si TSMC logra resolver los problemas de ingeniería a escala de panel y alcanza la producción masiva para 2028-2029, podría erosionar seriamente la ventaja del primer movimiento de Samsung.

El suculento mercado en juego impulsado por la IA

El mercado del empaquetado avanzado atraviesa lo que los analistas denominan un "ciclo dorado" de crecimiento simultáneo en volumen y precio, impulsado por la demanda de computación para IA . Las cifras hablan por sí solas:

• En 2026, se pronostica que el mercado mundial de empaquetado avanzado de semiconductores alcance entre 44.000 y 59.000 millones de dólares, con la consultora Sigmaintell proyectando la cifra más alta de 58.700 millones .
• Para principios de la década de 2030, las estimaciones divergen. Bloomberg Intelligence prevé que solo el mercado de empaquetado 2.5D/3D crezca un 26 % anual hasta los 80.500 millones de dólares en 2033 . Fortune Business Insights, por su parte, proyecta 94.300 millones para 2034 a una tasa anual del 8,6 % .
• El segmento específico de chips para IA estaba valorado en 7.500 millones de dólares en 2025 y se espera que alcance los 22.500 millones para 2035 .

A pesar de la rápida expansión de la capacidad, el suministro de empaquetado 2.5D y 3D sigue siendo insuficiente. Sigmaintell espera que este desequilibrio persista al menos hasta la segunda mitad de 2027 . CoPoS es la respuesta a largo plazo de TSMC a esta escasez, una forma de romper el techo de la tecnología de oblea y desbloquear una capacidad que la infraestructura actual de CoWoS simplemente no puede ofrecer.

La gran pregunta sin resolver

La variable más importante de esta hoja de ruta no es la demanda del mercado, sino la ingeniería. Que TSMC logre o no resolver los problemas de uniformidad y deformación a nivel de panel determinará si CoPoS llega como un poderoso competidor al final de esta década o se desliza hacia 2030 . A mediados de 2026, la línea piloto está completa, la cadena de suministro se está formando y el dinero está comprometido. El resto depende de las curvas de rendimiento que TSMC consiga extraer de sus paneles cuadrados.