El pacto de los 2 nanómetros: Samsung y Cadence unen fuerzas con Nvidia para conquistar la era de la IA Física

Para el nodo de vanguardia SF2P, el portafolio de IP es completo y de alto rendimiento, incluyendo:

• SerDes de alta velocidad.
• PCIe y UCIe (Universal Chiplet Interconnect Express), esencial para diseños modulares con chiplets.
• Interfases de memoria de última generación como LPDDR6/5x, GDDR7 y DDR5 .

Por separado, el nodo SF4X recibe una línea robusta que incluye LPDDR6/5x-14.4G, GDDR7-36G, DDR5-9600 y PCIe 6.0/5.0/CXL 3.2, lo que subraya la amplitud de la colaboración y su enfoque en mercados maduros pero aún de alto rendimiento .

La llegada de Nvidia: Integración directa de NVLink-C2C y CUDA-X

Un detalle que distingue este anuncio del SAFE 2026 es la incorporación explícita de la tecnología de Nvidia en el flujo de diseño conjunto. La colaboración integra NVIDIA NVLink-C2C —una interconexión de chip a chip de alto ancho de banda y baja latencia— directamente en los flujos de diseño (EDA y SDA, automatización de diseño electrónico y análisis de sistemas) de Cadence sobre el proceso SF2P de Samsung. Esto se complementa con las bibliotecas aceleradas por GPU CUDA-X, optimizando todo el proceso de diseño para la IA agéntica (agentic AI) y las futuras arquitecturas de IA .

La inclusión de Nvidia es un movimiento estratégico de doble filo. La propia Nvidia está utilizando la plataforma combinada Cadence-Samsung para optimizar sus propias arquitecturas de IA e interconexiones de alto ancho de banda. Esto crea un círculo virtuoso donde el ecosistema de herramientas de diseño es puesto a prueba por uno de los diseñadores de hardware de IA más exigentes del mundo. Como resultado, los clientes obtienen una plataforma que ya ha sido probada en las hojas de ruta de silicio más agresivas del planeta .

Escalando la IA con 3D-IC y 3D Cube-H

A medida que el escalado de los transistores se vuelve más complejo y costoso, la tercera dimensión se convierte en el camino crítico. Cadence está entregando un flujo de referencia totalmente certificado para la tecnología de empaquetado avanzado 3D Cube-H de Samsung. No se trata de un elemento teórico en una hoja de ruta, sino de un conjunto de herramientas listo para producción que aborda los desafíos de diseño físico más difíciles:

• Unión Híbrida de Cobre (HCB), para lograr conexiones verticales ultra densas.
• Autoruteo de interpositor de silicio, crucial para la integración compleja de múltiples chiplets.
• Una cadena de herramientas integrada que incluye las plataformas Integrity 3D-IC, Innovus, Voltus y Pegasus, cubriendo desde la planificación de la disposición (floorplanning) y la implementación hasta la verificación física y la validación final (signoff) .

Este flujo certificado ataca los obstáculos prácticos del diseño 3D-IC con mejoras específicas para la integridad de la potencia, el análisis térmico y de deformación (warpage), y la optimización de la potencia glitch. Estas son justamente las preocupaciones de verificación que pueden retrasar la primera fabricación exitosa de un chip (tape-out) en paquetes multi-dado de última generación .

Ambarella: El primer cliente de IA en el borde a 2nm

La asociación ya tiene un cliente confirmado que está poniendo la plataforma a prueba. Ambarella, líder en procesadores de visión para IA en el borde, es el adoptante temprano público de este ecosistema. La compañía está desarrollando una plataforma de IA de borde de próxima generación en 2nm dirigida a robótica, drones, máquinas autónomas y aplicaciones avanzadas de detección .

Ambarella está implementando la IP PCIe 5.0 de Cadence en el nodo SF2P y ha declarado públicamente que esta colaboración es esencial para gestionar las significativas complejidades de diseño, verificación y fabricación que caracterizan a este nodo avanzado. El hecho de que se elija la tecnología de 2nm para aplicaciones de IA en el borde—y no solo para enormes GPUs de centro de datos—es una fuerte señal de que la plataforma SF2P está siendo posicionada para un rango diverso de perfiles de potencia y rendimiento, desde los más enérgicos hasta los más eficientes .

La visión global: Competir por el dominio de la infraestructura de IA

El anuncio del SAFE 2026, bajo el tema "El Nexo para la Inteligencia del Silicio", es una respuesta directa a la explosiva demanda de infraestructura de IA e IA Física en centros de datos, dispositivos de borde y sistemas inteligentes . Tanto Cadence como Samsung enmarcan esta colaboración como una forma de permitir que sus clientes ofrezcan sistemas de IA y HPC (computación de alto rendimiento) de próxima generación más rápido, al proporcionar una plataforma lista para la verificación y probada en producción, que combina tecnología de proceso de vanguardia, integración 3D-IC y flujos de diseño acelerados por GPU .

Al integrar de manera compacta la propiedad intelectual, las herramientas de diseño electrónico (EDA), la interconexión de Nvidia y el empaquetado avanzado en un único flujo certificado, Cadence y Samsung están eliminando el riesgo fragmentado que a menudo afecta a la adopción temprana de un nuevo nodo. Esta asociación posiciona a Samsung Foundry como una alternativa formidable y completa en la crucial carrera de los 2nm, ofreciendo un ecosistema llave en mano que compite directamente por el diseño de la próxima generación de silicio para inteligencia artificial.