Samsung reinventa el transistor: así es su primer chip 3D apilado que bate todos los récords

La innovación de Samsung consiste en esquivar el problema por completo. En lugar de colocar los transistores NMOS y PMOS uno al lado del otro, la nueva arquitectura 3DSFET los apila verticalmente. Esto significa que la capa de aislamiento crítico entre los dos tipos de transistores se convierte en una estructura vertical, que no consume superficie adicional en el chip. En teoría, este enfoque puede duplicar la densidad de transistores en la misma huella sin forzar los límites del aislamiento horizontal .

Las innovaciones clave: Nanoláminas triples y un récord de 42 nm

La implementación práctica de esta visión vertical es una proeza de ciencia de materiales e ingeniería de precisión. El equipo de Samsung no se limitó a apilar dos transistores simples uno encima del otro. Su 3DSFET utiliza canales de nanoláminas de triple apilamiento tanto para el transistor superior (tipo P) como para el inferior (tipo N), lo que suma un total de seis nanoláminas en una sola oblea. Esto representa la mayor cantidad de nanoláminas apiladas jamás demostrada en un FET apilado en 3D o FET complementario (CFET) . La arquitectura de nanoláminas ya proporciona un control electrostático superior sobre la corriente, y combinarla con el apilamiento vertical crea una poderosa sinergia para el rendimiento y la eficiencia energética.

Para lograrlo, los ingenieros tuvieron que resolver el desafío crítico del aislamiento eléctrico. Los transistores adyacentes verticalmente requieren una barrera aislante perfecta para funcionar de forma independiente. El equipo introdujo una capa dieléctrica intermedia de alta calidad entre los dispositivos superior e inferior. Este aislante vertical es la llave que desbloquea la integración densa, eliminando la diafonía que de otro modo haría que el diseño no funcionara .

El resultado es un dispositivo completamente operativo con un paso de puerta de 42 nm, el más pequeño del que se tiene constancia pública. Wookhyun Kwon, experto del equipo de Desarrollo de Tecnología Lógica de Samsung, aclaró que, si bien investigaciones anteriores han reportado dimensiones más pequeñas, la cifra de 42 nm es la más pequeña jamás lograda en una estructura de transistor fabricada .

Un reconocimiento de primer nivel

La importancia de este trabajo fue reconocida de inmediato por la comunidad académica e industrial en el Simposio VLSI, una de las tres conferencias de semiconductores más importantes del mundo. El artículo, titulado "First Demonstration of 3D Stacked FETs at Gate Pitch of 42 nm Featuring Triple Stacked Nanosheet Channels for Advanced Logic Applications" y escrito por Donghoon Hwang y sus colegas, logró una puntuación de revisión de 8,29 sobre 10, la más alta entre todas las presentaciones . Esta puntuación excepcional le valió tanto el premio al Mejor Artículo como la designación de Aspecto Tecnológico Destacado del simposio .

El camino por delante para chips de IA y supercomputación

Samsung visualiza la arquitectura 3DSFET como una tecnología fundamental para el futuro de los semiconductores lógicos de alto rendimiento, dirigida específicamente a las demandas extremas de las aplicaciones de inteligencia artificial (IA) y computación de alto rendimiento (HPC, por sus siglas en inglés) de nueva generación, donde la densidad de transistores es una palanca de rendimiento crítica .

Sin embargo, es esencial ver esto como una monumental prueba de concepto y no como un anuncio de producto. El trabajo se encuentra actualmente en la fase de demostración. El Equipo TD de Lógica de Samsung ha declarado que continuará la investigación con el objetivo de lograr una eventual comercialización, pero no se ha especificado ningún calendario para la producción en volumen. Aún queda un desarrollo significativo por delante para convertir esta demostración de un solo dispositivo en un proceso fabricable en masa y con alto rendimiento . A pesar del largo camino por recorrer, Samsung ha proporcionado una respuesta concreta y validada a la pregunta de qué viene después de la era de las nanoláminas: construir hacia arriba.