MediaTek apuesta por Intel EMIB-T: el mayor desafío al monopolio de empaquetado de TSMC

Una victoria colosal para la credibilidad de Intel Foundry

Para la división de fundición de Intel, esto es un momento histórico. Conseguir un diseño emblemático de MediaTek, una empresa históricamente leal a TSMC, es una validación externa de enorme peso. Le dice al mercado que su tecnología EMIB-T no es solo una alternativa de laboratorio, sino una opción viable para ensamblar complejos aceleradores de IA en producción. El director financiero de Intel, Dave Zinsner, declaró recientemente que la compañía está "a punto de cerrar acuerdos valorados en miles de millones al año en ingresos" solo en empaquetado avanzado, con EMIB-T como principal motor de este crecimiento .

Este compromiso es vital porque ataca una debilidad crónica en la historia que Intel Foundry intenta contar: la falta de casos de éxito de alto perfil con clientes externos. Con MediaTek a bordo, el EMIB-T pasa de ser una curiosidad técnica a una oferta comercial creíble, lo que da confianza a otros grandes operadores de centros de datos y diseñadores de chips para diversificar sus cadenas de suministro más allá del saturado CoWoS de TSMC .

EMIB-T vs. CoWoS: dos filosofías técnicas opuestas

La elección entre Intel EMIB-T y TSMC CoWoS es una decisión arquitectónica fundamental que impacta en el coste, la escalabilidad y la entrega de energía. La diferencia principal radica en cómo conectan los múltiples chips de cálculo y las pilas de memoria de alto ancho de banda (HBM).

El CoWoS (Chip-on-Wafer-on-Substrate) de TSMC se basa en el uso de un gran interposer de silicio pasivo que actúa como una base sobre la que se colocan todos los chips. Esta pieza completa es una autopista de datos ultradensa con miles de conexiones verticales (TSVs), que ofrece un ancho de banda extremadamente alto, pero a un coste muy elevado . El tamaño de este interposer está limitado por el tamaño de la retícula litográfica, lo que restringe las dimensiones máximas del paquete y puede perjudicar el rendimiento de fabricación a medida que crece la complejidad .

El EMIB-T (Embedded Multi-die Interconnect Bridge with Through-Silicon Vias) de Intel sigue un enfoque radicalmente distinto. En lugar de un interposer monolítico, integra pequeños puentes de silicio localizados directamente en el sustrato orgánico del paquete, solo en los puntos exactos donde se necesitan conexiones de alta velocidad entre chips específicos . Esto elimina la costosa losa de silicio completa, lo que reduce el coste del material y permite fabricar paquetes físicamente mucho más grandes, de hasta unos masivos 120×180 mm, capaces de integrar más de 38 puentes de silicio y más de 12 chips del tamaño de una retícula, porque el paquete no está limitado por un único interposer .

Una mejora clave del EMIB-T sobre el EMIB original es la introducción de vías a través de silicio (TSVs) en el interior de los puentes. Mientras que el EMIB original enrutaba las señales alrededor del puente, el EMIB-T las enruta a través de él, lo que reduce la resistencia en más de un 30%, mejorando drásticamente la integridad de la señal y la entrega de energía . La tecnología también integra condensadores MIM de alta potencia, que la hacen más adecuada para las demandas energéticas de las futuras memorias HBM4 .

En resumen, CoWoS prioriza el máximo ancho de banda mediante un costoso interposer unificado, mientras que EMIB-T ofrece una arquitectura más modular, potencialmente más barata y masivamente escalable, aunque con el riesgo de un ecosistema menos maduro y rendimientos de producción aún por probar a gran escala.

El calendario: del diseño a la producción

El compromiso de MediaTek tiene un calendario concreto y agresivo. La compañía anunció que el proyecto tiene como objetivo el "tape-out" (congelación del diseño) en el cuarto trimestre de 2026, con el inicio de la producción en masa en el cuarto trimestre de 2027 . Este calendario encaja con la hoja de ruta del propio Intel, que prevé que el EMIB-T comience a implantarse en sus plantas de producción este mismo año, y que la tecnología genere un aumento significativo de ingresos en la segunda mitad de 2026 . El "tape-out" a finales de 2026 es el momento crítico de congelación del diseño, tras el cual comienza el largo y arriesgado camino para alcanzar rendimientos de fabricación de alto volumen.

La advertencia del analista: las dudas de Kuo sobre el rendimiento

Este ambicioso calendario se ve ensombrecido por un riesgo técnico mayor: el rendimiento de fabricación. El renombrado analista Ming-Chi Kuo se ha convertido en la voz más prominente de la cautela, advirtiendo que la transición de la validación a la producción en masa será excepcionalmente difícil.

Según las informaciones, el proceso EMIB-T de Intel ha logrado un rendimiento de validación de aproximadamente el 90% en el chip TPU de nueva generación de Google, cuyo nombre en clave es "Humufish" y cuyo lanzamiento también está previsto para la segunda mitad de 2027 . Aunque Kuo describe el alcanzar el 90% como "un dato muy positivo pero razonable" para una tecnología aún en desarrollo, subraya que está "significativamente por debajo" del objetivo de rendimiento de aproximadamente el 98% que se considera necesario para una producción en masa comercialmente viable .

De manera crucial, Kuo establece una clara distinción entre el rendimiento de validación y el rendimiento real de producción en masa, señalando que, con algunas especificaciones del Humufish aún sin finalizar, la cifra del 90% representa datos de validación limitados y no una previsión de producción fiable . Su advertencia más incisiva es que pasar del 90% al 98% es más difícil que llegar del inicio del proyecto hasta el 90% . Este tramo final es donde las complejas interacciones entre el diseño, el proceso y los materiales crean un difícil panorama de optimización. Un informe de Citibank refuerza esta visión prudente, señalando que, debido a su ecosistema maduro y dominante, TSMC se enfrenta a una presión competitiva mínima a corto plazo por parte de Intel .

La enigmática conexión con Google

Añadiendo una capa de complejidad a la historia está la alianza entre MediaTek y Google, ampliamente reportada pero nunca confirmada oficialmente. Fuentes de la cadena de suministro afirman de forma consistente que MediaTek está diseñando ASICs de IA personalizados, incluida una unidad de procesamiento tensorial (TPU), para un importante cliente de centros de datos, que con toda probabilidad es Google . El rendimiento de validación del 90% del EMIB-T se logró específicamente en la TPU de nueva generación de Google, llamada "Humufish" .

Sin embargo, MediaTek ha rechazado públicamente identificar a Google como cliente y no ha comentado si usará la tecnología EMIB para los chips de Google . Esta ambigüedad hace que el compromiso exclusivo con EMIB-T sea aún más significativo: sugiere que al menos un cliente importante se convenció lo suficiente con la hoja de ruta de empaquetado de Intel como para dar luz verde a un proyecto, una decisión que, según los informes, se debe a las ventajas de coste y capacidad de EMIB frente a un CoWoS al límite de su capacidad .

Un cambio de postura, no una ruptura total

El compromiso exclusivo con EMIB-T es un giro estratégico radical. Tan solo unos días antes del anuncio en COMPUTEX, la postura pública de MediaTek era la de un proveedor neutral con doble fuente. El vicepresidente sénior Vince Hu declaró: "Somos uno de los pocos proveedores de silicio personalizado que soportamos tanto CoWoS (de TSMC) como EMIB (de Intel). Dejamos que nuestros clientes elijan" .

El salto de una posición neutral a un compromiso exclusivo para un proyecto específico indica una gran confianza, pero también la intensa presión por asegurar capacidad de producción. En última instancia, la decisión parece pragmática, no un divorcio total. MediaTek mantiene su profunda relación con TSMC, preparando el "tape-out" de su próximo SoC insignia para móviles en el proceso N2P de TSMC . Para MediaTek, la apuesta por EMIB-T es una estrategia de doble vía para asegurarse de poder cumplir sus ambiciones en el mercado de chips de IA sin verse limitada por un cuello de botella de un único proveedor, incluso si eso implica navegar por el inmenso riesgo técnico de llevar una nueva tecnología de empaquetado al mercado.