Huawei apila dos capas de silicio para ganar densidad con el Kirin 9050 Pro

El Kirin 9050 Pro apuesta por apilar dos capas activas de silicio en vez de depender únicamente de transistores más pequeños. El desmontaje de Geekerwan y las imágenes de los dies atribuidas a Kurnal Insights muestran una capa centrada en la lógica de cálculo y otra dedicada sobre todo a SRAM y caché. La técnica puede aumentar la densidad efectiva del chip y acortar algunas conexiones, pero las cifras publicadas no demuestran que use un proceso de fabricación de vanguardia.31113

Qué revelan los desmontajes

Los dos dies —las piezas de silicio que forman el chip— parecen tener dimensiones similares: alrededor de 11,13 × 10,84 mm, equivalentes a 120,65 mm² cada uno. Según los informes, uno concentra la lógica de cálculo y el otro reúne SRAM y caché, además de funciones como entrada/salida y circuitos de reloj.111315

Las capas se unen cara a cara mediante bonding híbrido de cobre con cobre. El paso de unión reportado es de aproximadamente 1,5 micrómetros, lo que permite colocar conexiones verticales muy próximas entre sí.1315

También se han citado cerca de 50 millones de interconexiones verticales y unas 80.000 vías pasantes de silicio (TSV). Son categorías distintas de conexión: no deben sumarse ni interpretarse como si fueran equivalentes. Además, los informes no describen de forma uniforme el recorrido de las TSV; por eso, conviene leer las cifras como recuentos reportados por separado, no como un mapa confirmado de todas las conexiones.13515

Procesos de fabricación y densidad

Los análisis del desmontaje infieren que el die de cálculo se fabrica con el proceso N+3 de SMIC y el die orientado a SRAM con N+2. Son estimaciones publicadas, no una confirmación definitiva del proceso usado en cada capa.1115

Huawei informa una densidad efectiva de unos 238 millones de transistores por milímetro cuadrado, frente a los aproximadamente 155 millones de la referencia que utiliza: un aumento cercano al 54 %. La cifra describe el beneficio de densidad atribuido al diseño apilado; no significa que cada die haya ganado por sí solo ese porcentaje gracias a un proceso de fabricación más pequeño.1211

Qué se sabe del consumo y el rendimiento

Huawei afirma que, a rendimiento equivalente, el consumo baja un 41 % en la CPU, un 58 % en la GPU y un 66 % en la NPU. Son cifras de la compañía, no mediciones demostradas por el desmontaje; los informes sobre el lanzamiento señalaron que no habían sido auditadas de forma independiente.1248

Los resultados de las pruebas tampoco permiten hablar de una victoria general frente a otros chips. Según lo reportado sobre el análisis de Bernstein, el Kirin 9050 Pro supera al A17 Pro de Apple en algunas pruebas multinúcleo de Geekbench 6, pero queda por detrás del A20 Pro, más reciente, en esa comparación. Es una señal de avance en ciertas tareas, no una ventaja universal en procesadores o benchmarks.49

El chip se encuentra, según los informes, en los modelos Mate 90 de gama alta. Así, LogicFolding ya forma parte de un diseño comercial y no es solo una arquitectura propuesta.6

Ventajas y límites ante las restricciones de exportación

El apilamiento ofrece a Huawei otra vía para aumentar la densidad efectiva sin depender por completo de reducir el tamaño de los transistores mediante nuevos procesos. También permite distribuir funciones entre capas fabricadas con procesos distintos y acercar algunas rutas de datos.711

El coste es una integración más compleja: hay que fabricar dos dies activos y unirlos con una técnica de paso fino. Los informes disponibles no establecen los rendimientos de producción, los costes ni el comportamiento térmico, así que esos aspectos prácticos siguen sin estar claros. Y apilar capas no convierte un transistor de un proceso anterior en uno fabricado con tecnología de vanguardia.

En el contexto de las restricciones de exportación de Estados Unidos, LogicFolding se entiende mejor como una forma de sortear algunas limitaciones de escalado, no como prueba de que Huawei haya alcanzado la paridad con los procesos más avanzados o una cadena de suministro plenamente independiente. Los informes sobre el chip señalan que la cadena de suministro no se ha divulgado.19