RespuestasPublicado24 fuentes
Samsung y SK hynix convierten la memoria para IA en una carrera de empaquetado
Samsung ya envía muestras de HBM4E de 12 capas a 14 Gbps por pin: ofrecen 3,6 TB/s y 48 GB por pila; la compañía apunta a unos 4 TB/s a 16 Gbps. Samsung avanza hacia la HBM personalizada —cHBM— y, a más largo plazo, hacia zHBM, que integraría verticalmente la lógica del procesador y la memoria.
Publicado porEditado con GPT-5.6 LunaImágenes generadas con GPT Image 1.5
Respuesta de investigación
Conclusiones clave
- Samsung ya envía muestras de HBM4E de 12 capas a 14 Gbps por pin: ofrecen 3,6 TB/s y 48 GB por pila; la compañía apunta a unos 4 TB/s a 16 Gbps.
- Samsung avanza hacia la HBM personalizada —cHBM— y, a más largo plazo, hacia zHBM, que integraría verticalmente la lógica del procesador y la memoria.
- SK hynix centra su hoja de ruta en la ingeniería del encapsulado: refrigeración, deformación, interconexiones y límites físicos de las pilas más altas.
- La compañía investiga el bonding híbrido para superar las 16 capas, pero no espera tenerlo listo para HBM4E; HBM5 sería el objetivo más temprano.
Prompt de IA
openai.comCreate a landscape editorial hero image for this Studio Global article: What did Samsung and SK hynix reveal at Hot Chips 2026 about their HBM roadmaps, including Samsung’s planned 16 Gbps-per-pin HBM4E reaching. Article summary: Samsung presented a roadmap centered on faster HBM4E, increasingly customized base dies, and ultimately processor-on-memory zHBM; SK hynix emphasized that advanced packaging, thermals, wafer warpage, and stack-height lim. Topic tags: general, general web, user generated, news. Style: premium digital editorial illustration, source-backed research mood, clean composition, high detail, modern web publication hero. Use reference image context only for broad subject, composition, and topical grounding; do not copy the exact image. Avoid: logos, brand marks, copyrighted characters, real person likenesses, fake screenshots, UI text, readable text, watermarks, charts wi
Samsung y SK hynix presentaron en Hot Chips 2026 dos respuestas distintas al mismo desafío: cómo ofrecer más ancho de banda para los sistemas de inteligencia artificial sin que el calor, el tamaño del encapsulado y la complejidad de fabricación terminen limitando el diseño.
Samsung puso el acento en la velocidad, las matrices base personalizadas y un futuro en el que la memoria quede integrada directamente sobre el procesador. SK hynix, en cambio, dedicó más atención al propio encapsulado: la refrigeración, la deformación mecánica, las interconexiones y los límites físicos de las pilas cada vez más altas. 2
3
Las cifras más llamativas deben interpretarse con cautela: son especificaciones de los fabricantes, objetivos de sus hojas de ruta o afirmaciones de diseño, no resultados de pruebas comparativas independientes.
HBM4E de Samsung: 3,6 TB/s ahora y cerca de 4 TB/s a 16 Gbps
Samsung afirmó que comenzó a enviar a grandes clientes internacionales muestras de su HBM4E de 12 capas a finales de mayo. Estas muestras tienen una velocidad estable de 14 Gbps por pin, con capacidad de escalar hasta 16 Gbps. Para la versión de 12 capas, la compañía declara 3,6 TB/s de ancho de banda y 48 GB de capacidad por pila. 17
18
La configuración prevista de 16 Gbps por pin elevaría el ancho de banda de cada pila hasta aproximadamente 4 TB/s. Samsung también presentó variantes de 8 y 16 capas, una señal de que HBM4E busca cubrir distintas combinaciones de aceleradores y capacidades de memoria. 18
20
La diferencia entre una muestra enviada y un objetivo de mayor velocidad es importante. Los 14 Gbps describen la especificación estable de las muestras actuales, mientras que los 16 Gbps representan el nivel superior al que Samsung aspira llegar. Por tanto, esas cifras de ancho de banda no equivalen necesariamente a un benchmark de producción validado.
De la HBM estándar a la memoria personalizada
La estrategia de Samsung no consiste únicamente en acelerar la DRAM o añadir más capas. Su hoja de ruta describe una transición hacia cHBM, o HBM personalizada, en la que la matriz base puede adaptarse al acelerador de cada cliente. De este modo, el paquete de memoria adquiere un papel más activo en el sistema, en lugar de funcionar como un componente estandarizado. 1
14
El destino a más largo plazo es zHBM, una estructura tridimensional que integraría verticalmente la lógica del procesador y la DRAM. Samsung sostiene que este enfoque permitiría eliminar partes de la ruta de conexión convencional en un encapsulado 2.5D, incluido el interposer y los enlaces SerDes, lo que mejoraría de forma considerable la eficiencia y el ancho de banda. 1
14
Samsung ha descrito para zHBM una mejora de aproximadamente el 70 % en eficiencia energética y más del doble de ancho de banda de DRAM frente al diseño convencional de referencia. Son proyecciones o afirmaciones de la compañía sobre una arquitectura futura, no mediciones de un producto zHBM comercial disponible. 1
3
El calor ya condiciona la arquitectura
El aumento de la velocidad de entrada y salida de datos, junto con pilas más densas, incrementa el calor que debe evacuarse del encapsulado. La respuesta de Samsung es Heat Path Block, o HPB, que crea rutas adicionales de disipación alrededor de las zonas de alta potencia de la capa física, conocida como PHY.
Samsung afirma que HPB puede reducir la temperatura máxima en más del 35 % cuando cubre más del 50 % del área PHY. 10
14
La compañía también ha indicado que la tecnología ya fue implementada y verificada en HBM4E, y que planea integrarla de forma más amplia en HBM5. 4
7 La importancia estratégica es clara: la refrigeración ya no es un elemento secundario del paquete de memoria. Se está convirtiendo en parte de la arquitectura que determina hasta dónde puede funcionar la interfaz.
Para SK hynix, el reto está en el paquete
La presentación de SK hynix abordó las próximas generaciones de HBM desde la perspectiva de la fabricación y la integración. La compañía comparó varias formas de conectar las pilas HBM con los aceleradores, entre ellas CoWoS-S, basada en un gran interposer de silicio; CoWoS-L, que utiliza un interposer de redistribución —RDL—; y EMIB, la tecnología de puentes de Intel.
Cada alternativa implica compromisos en el trazado de las conexiones, la colocación de los chips, el tamaño del interposer o del sustrato y la deformación del encapsulado a medida que se colocan más pilas junto al acelerador. 11
12
Los propios datos actuales de empaquetado de SK hynix muestran lo ajustado que es el diseño. La compañía describe un paquete HBM4 con una altura en el eje Z de 775 micrómetros, además de miles de vías TSV y microbumps en la matriz base. Cuando las pilas crecen, los diseñadores deben gestionar chips más delgados, separaciones menores, tensiones mecánicas y extracción de calor dentro de un volumen de encapsulado limitado. 11
12
La hoja de ruta de SK hynix incluye EMIB como una posible vía de integración 2.5D. Eso indica interés técnico o compatibilidad con este enfoque de empaquetado, pero por sí solo no demuestra que exista una asociación comercial confirmada entre SK hynix e Intel. 12
iHBM: refrigeración para los puntos más calientes
SK hynix también desarrolla iHBM, un enfoque de refrigeración que coloca un material de alta conductividad térmica cerca de puntos calientes localizados dentro de la estructura HBM. La compañía afirma que el diseño puede reducir la resistencia térmica en más de un 30 %. 2
9
El contraste con HPB resulta revelador. Ambas empresas intentan resolver el problema térmico en el nivel de los chips y del encapsulado, pero sus propuestas ponen el foco en rutas físicas diferentes: Samsung describe estructuras específicas de transferencia de calor alrededor de las regiones PHY, mientras que SK hynix busca alejar el calor de puntos calientes concretos en el interior de la pila.
Los informes disponibles recogen afirmaciones de los fabricantes y conceptos en desarrollo. Por eso, los porcentajes del 35 % y del 30 % no deben considerarse resultados de pruebas directamente comparables.
El bonding híbrido apunta más allá de las pilas de 16 capas
Añadir capas mediante técnicas convencionales termina chocando con un límite de grosor. SK hynix explicó que investiga el bonding híbrido como una forma de superar las pilas de 16 capas, con estructuras potencialmente más altas que utilicen chips más gruesos y pasos de interconexión más estrechos. 1
3
Sin embargo, la empresa no espera que el bonding híbrido esté listo para HBM4E. HBM5 es el objetivo más temprano posible, aunque ese calendario sigue siendo una previsión de desarrollo y no un calendario de producto confirmado. 2
5
Esto convierte a HBM5 en un posible punto de transición. HBM4E puede aumentar la velocidad y la capacidad utilizando métodos actuales de apilado y empaquetado, pero las generaciones posteriores probablemente necesitarán nuevas técnicas de unión, refrigeración y control mecánico para que la escalabilidad siga siendo viable.
La conclusión: el ancho de banda ya no lo decide todo
La presentación de Samsung sugiere que la próxima ventaja competitiva estará en la personalización y en una integración más estrecha entre el procesador y la memoria. Sus muestras de HBM4E representan un salto de velocidad a corto plazo, mientras que cHBM y zHBM apuntan a paquetes diseñados alrededor de aceleradores concretos y, finalmente, a una memoria integrada directamente con la lógica de cómputo. 1
18
El mensaje de SK hynix es que esos avances dependen de resolver antes problemas físicos menos visibles: la deformación del paquete, la resistencia térmica, la densidad del trazado, la altura de la pila y el rendimiento de fabricación. iHBM y el bonding híbrido son intentos de prolongar la utilidad de la memoria apilada sin ignorar esas restricciones. 2
11
Para quienes diseñan aceleradores de IA, la conclusión práctica es directa: las hojas de ruta de HBM tratan cada vez más del paquete completo, no solo de la matriz DRAM. Samsung apuesta por la personalización y la integración 3D; SK hynix, por la ingeniería del encapsulado y la disciplina de fabricación. Ninguna de las dos vías ha eliminado todavía el intercambio fundamental entre más ancho de banda, más calor y una mayor complejidad de integración.
Studio Global AI
Continúe su investigación
Esta página incluye una respuesta respaldada por fuentes que puede continuar dentro de Studio Global.
La gente también pregunta
¿Cuál es la respuesta corta a "Samsung y SK hynix convierten la memoria para IA en una carrera de empaquetado"?
Samsung ya envía muestras de HBM4E de 12 capas a 14 Gbps por pin: ofrecen 3,6 TB/s y 48 GB por pila; la compañía apunta a unos 4 TB/s a 16 Gbps.
¿Cuáles son los puntos clave a validar primero?
Samsung ya envía muestras de HBM4E de 12 capas a 14 Gbps por pin: ofrecen 3,6 TB/s y 48 GB por pila; la compañía apunta a unos 4 TB/s a 16 Gbps. Samsung avanza hacia la HBM personalizada —cHBM— y, a más largo plazo, hacia zHBM, que integraría verticalmente la lógica del procesador y la memoria.
¿Qué debo hacer a continuación en la práctica?
SK hynix centra su hoja de ruta en la ingeniería del encapsulado: refrigeración, deformación, interconexiones y límites físicos de las pilas más altas.