La ley de escalado Tau de Huawei apuesta por chips más rápidos sin depender únicamente de transistores más pequeños

Huawei aprovechó el Simposio Internacional IEEE sobre Circuitos y Sistemas (ISCAS) 2026, celebrado en Shanghái, para presentar lo que denomina ley de escalado Tau (τ). En la ponencia magistral «New Semiconductor Path in Practice», He Tingbo, presidenta del negocio de semiconductores de Huawei, defendió que el avance de los chips debería depender menos de reducir físicamente el tamaño de los transistores y más de acortar el tiempo que necesitan las señales y las cargas de trabajo para atravesar los sistemas electrónicos. 23

La idea no es un nuevo proceso de fabricación, sino un marco de diseño y optimización. Huawei lo vincula a tecnologías como LogicFolding, la cooptimización de software y hardware y nuevas interconexiones de sistema. El objetivo es elevar el rendimiento, la eficiencia energética y la densidad efectiva de transistores a medida que el escalado geométrico tradicional se vuelve más difícil y costoso. 12

Qué cambia con el escalado Tau

El escalado geométrico tradicional mide buena parte del progreso por la reducción de las dimensiones de los transistores y el aumento de la densidad. La propuesta τ de Huawei coloca en el centro otro indicador: el retraso de propagación de las señales y el tiempo total necesario para ejecutar una tarea. La compañía sostiene que reducir esos tiempos en toda la cadena tecnológica puede generar mejoras incluso cuando la reducción física de los transistores avance más despacio. 235

Esto no significa que el tamaño del transistor deje de importar. La propuesta amplía la forma de medir el progreso: también hay que optimizar la resistencia, la capacitancia, el cableado, la arquitectura y el movimiento de datos que determinan cuánto tarda un sistema en realizar un trabajo útil.

Cómo pretende funcionar la propuesta

Huawei describe una estrategia coordinada en cuatro niveles.

1. Nivel de dispositivo: menos resistencia y capacitancia parásita

En los transistores y las interconexiones, el objetivo es reducir la resistencia y la capacitancia parásita. Ambas propiedades eléctricas influyen en el retraso de las señales y en el consumo de energía. Mejorarlas puede acortar las constantes de tiempo de los transistores y de las conexiones que los enlazan. 2

2. Nivel de circuito: acortar las rutas críticas

En el diseño de circuitos, Huawei plantea reducir la longitud de los cables que forman las rutas críticas y disminuir las cargas resistivas y capacitivas. La meta es que las señales atraviesen la lógica con mayor rapidez y que cada operación requiera menos energía. La empresa presenta LogicFolding como una de las tecnologías que respaldan esta capa de la estrategia. 25

3. Nivel de chip: diseñar software, arquitectura y silicio conjuntamente

El planteamiento también supera las mejoras aisladas de cada circuito. A escala de chip, Huawei propone diseñar el software, la arquitectura y el silicio de forma conjunta, tomando como referencia las cargas de trabajo reales.

En la práctica, eso implica optimizar el flujo de instrucciones, el flujo de datos y la ejecución en paralelo, en lugar de considerar el número bruto de transistores como el único indicador relevante de capacidad. 2

4. Nivel de sistema: convertir la comunicación en parte del escalado

En el nivel superior, Huawei relaciona el escalado τ con su interconexión UnifiedBus y con la arquitectura «cluster + SuperPoD». La compañía afirma que UnifiedBus está diseñada para conectar procesadores en grandes sistemas de entrenamiento e inferencia de inteligencia artificial con gran ancho de banda, baja latencia y direccionamiento unificado de memoria, de modo que la infraestructura pueda funcionar como un único ordenador lógico. 17

Se trata de objetivos arquitectónicos y afirmaciones de Huawei, no de estándares del sector validados de forma independiente. Su importancia para el escalado Tau está en que la comunicación entre chips y servidores pasa a formar parte de la ecuación de rendimiento: reducir los retrasos de las interconexiones puede acelerar el sistema completo aunque los transistores individuales no sean mucho más pequeños.

Los productos y objetivos que Huawei ha anunciado

Huawei asegura que ya ha aplicado el escalado Tau a productos para smartphones y computación de inteligencia artificial, y que ha diseñado y producido en masa 381 chips basados en este enfoque durante los seis años anteriores. Esta cifra procede de una declaración de la propia compañía. 2

La empresa también afirma que los chips para smartphones Kirin previstos para el otoño de 2026 serán los primeros en adoptar por completo su arquitectura LogicFolding. 257

Su objetivo a más largo plazo es que los chips de gama alta diseñados bajo este marco alcancen en 2031 una densidad de transistores equivalente a la de un proceso de 14 Å, o 1,4 nm. Es importante matizar que se trata de una meta de equivalencia de densidad, no de una prueba de que Huawei ya haya fabricado un proceso de producción de 1,4 nm verificado de forma independiente. 251231

¿Sustituye Tau a la ley de Moore?

Por ahora, no. Huawei presenta τ como un posible sucesor o principio alternativo porque las mejoras históricas obtenidas al reducir el tamaño de los transistores son cada vez más difíciles y caras. Pero denominarla «ley» no la convierte en una ley física aceptada universalmente, y la información disponible no verifica de manera independiente todas las mejoras de rendimiento, eficiencia o densidad proyectadas por la compañía.

Las ideas técnicas subyacentes —reducir la resistencia, la capacitancia, los retrasos del cableado, el movimiento de datos y la sobrecarga de comunicación del sistema— forman parte de la optimización habitual de circuitos y sistemas. La afirmación distintiva de Huawei es que deben coordinarse y convertirse en el principal marco de escalado de toda la cadena: desde los dispositivos y circuitos hasta los chips y los sistemas completos. 1219

Por qué importa el anuncio

La propuesta refleja un cambio más amplio en la computación avanzada. Cuando los avances en los procesos de fabricación de vanguardia se ralentizan, el rendimiento depende cada vez más de la arquitectura, el empaquetado, la memoria, las interconexiones y el software adaptado a cada carga de trabajo.

En ese sentido, el escalado Tau no afirma necesariamente que la geometría haya dejado de importar. Su argumento es que el tiempo necesario para computar debería tener un peso comparable al de las dimensiones de los transistores.

He Tingbo también pidió apertura y cooperación entre científicos, ingenieros y socios industriales, al presentar el progreso de los semiconductores como un desafío que ninguna empresa puede resolver por sí sola. 2

La prueba práctica llegará con los próximos productos Kirin y de computación de IA: habrá que comprobar si LogicFolding y el enfoque τ producen mejoras medibles. Hasta que esos resultados sean evaluados de forma independiente, el anuncio de Huawei debe interpretarse como una hoja de ruta ambiciosa para los semiconductores, no como una demostración de que la ley de Moore ya ha sido reemplazada.