La herramienta 3D de Pekín para el ambicioso chip 'plegable' de Huawei

En lugar de perseguir transistores cada vez más pequeños —un camino bloqueado por las sanciones estadounidenses que limitan el acceso de China a los equipos de fabricación más avanzados—, la Ley de Escalado Tau se centra en recortar el tiempo que tardan las señales y los datos en moverse por el chip y el sistema informático circundante . Esto implica acortar las interconexiones, reducir la latencia y mejorar la eficiencia en el movimiento de datos. Un diseño lógico "plegado" en 3D es la expresión natural de esta filosofía, pero requiere flujos de trabajo que rompen con los esquemas convencionales de dos dimensiones. Y es precisamente ahí donde entra en juego el nuevo software de la Universidad de Pekín .

Un oligopolio contra las cuerdas

La importancia estratégica de este software es imposible de entender sin observar el mapa del mercado EDA. Cada chip avanzado que se fabrica en el planeta se diseña utilizando software de EDA procedente de tres únicas compañías: Synopsys, Cadence y Siemens EDA . Estos tres gigantes actúan como el puente irremplazable entre los requisitos funcionales de un chip y lo que una fundición puede fabricar físicamente, traduciendo miles de millones de transistores en silicio funcional . En conjunto, los "Tres Grandes" acaparan más del 85 % del mercado global de EDA; solo Synopsys, tras su adquisición de Ansys, generó unos ingresos estimados de 8.000 millones de dólares en 2025 .

La estructura del mercado es un oligopolio consolidado, mantenido durante décadas gracias a algoritmos propietarios, una profunda dependencia de los clientes (conocido como "vendor lock-in") y agresivas fusiones y adquisiciones . El mercado global de software de diseño de chips alcanzó en 2025 un valor aproximado de 8.460 millones de dólares, con márgenes brutos de entre el 80 % y el 95 % . Para empresas chinas como Huawei, esta concentración es un punto de estrangulamiento crítico. Los controles de exportación ya han restringido el acceso de Huawei a las versiones más avanzadas de estas herramientas occidentales, y perder el acceso por completo cortaría de raíz la conexión entre el diseño y la fabricación de chips.

La herramienta de la Universidad de Pekín ataca directamente esta vulnerabilidad en la ruta arquitectónica específica de Huawei. El diario hongkonés South China Morning Post describió el software como compatible con la arquitectura LogicFolding de Huawei, enmarcándolo dentro de un esfuerzo acelerado y coordinado del gobierno, la industria y el mundo académico chinos en pos de la autosuficiencia tecnológica .

Este no es el primer hito EDA de China. En 2023, Huawei anunció que había completado la localización de herramientas EDA para chips por encima de los 14 nanómetros, en colaboración con empresas nacionales . En 2024, la firma china X-EPIC presentó un software de EDA capaz de ejecutarse en procesadores de producción nacional de Huawei y Phytium .

Un envite por el futuro del diseño

Lo que hace diferente al anuncio de la Universidad de Pekín en 2026 es su enfoque en una arquitectura tridimensional prospectiva, un tipo de diseño que aún no existe en productos comerciales. Es una apuesta por una trayectoria concreta, en la que las ganancias de rendimiento provienen de la astucia en el diseño, y no del acceso a nodos de fabricación restringidos, y un prototipo de herramienta para demostrar que esa trayectoria es viable. Si Logic Folding y su ecosistema EDA doméstico lograrán igualar las capacidades del triunvirato Synopsys-Cadence-Siemens a escala comercial sigue siendo una incógnita. Pero el plano ya es público.