TSMC A16: el proceso de 1,6 nm apuesta por chips de IA más rápidos y eficientes

TSMC A16 no debe entenderse simplemente como un proceso con un número menor en nanómetros. Es, sobre todo, una evolución de la familia de 2 nm de la compañía que añade una modificación importante en la distribución de la energía dentro del chip.

El proceso de clase 1,6 nm combina transistores nanosheet —la tecnología de transistores gate-all-around de la familia de 2 nm— con Super Power Rail (SPR), la arquitectura de TSMC para llevar la alimentación eléctrica por la parte posterior del silicio. El objetivo es aliviar los problemas de densidad de potencia y de cableado que afectan especialmente a los grandes aceleradores de inteligencia artificial y a otros procesadores de computación de alto rendimiento.

Informaciones publicadas en agosto de 2026 señalan que el desarrollo y la validación de A16 ya se habrían completado, y que la producción en volumen está prevista para el cuarto trimestre de 2026. El calendario coincide con la hoja de ruta que TSMC había comunicado anteriormente, aunque las noticias más recientes se apoyan en parte en fuentes sectoriales y de medios, no en un nuevo anuncio técnico detallado de la compañía.

Qué diferencia a A16

A16 reúne dos elementos de la estrategia de TSMC para sus procesos más avanzados:

• Transistores nanosheet: el proceso parte de la tecnología gate-all-around basada en nanoláminas introducida con la familia N2 de 2 nm.
• Super Power Rail: SPR es una red de alimentación eléctrica por la parte posterior de la oblea. En lugar de hacer pasar la energía por las mismas capas frontales que transportan las señales, la arquitectura separa ambas funciones y desplaza la alimentación detrás del silicio.

La diferencia puede parecer puramente técnica, pero tiene consecuencias prácticas. En un procesador de IA, las redes de alimentación son muy densas y las conexiones de señal deben mover enormes cantidades de datos. Ambas compiten por un espacio limitado en las capas frontales del chip.

Al trasladar parte de la distribución eléctrica a la cara posterior, SPR pretende reducir esa congestión y dejar más margen para las interconexiones de señal. También busca suministrar energía de forma más eficaz a los bloques lógicos que trabajan con una elevada densidad de potencia. Por eso, la importancia de A16 no está únicamente en reducir el tamaño nominal del proceso: cambia la forma en que se organizan las redes eléctricas y de comunicación del chip.

Las mejoras previstas frente a N2P

En comparación con N2P, la versión mejorada de la plataforma de 2 nm de TSMC, los objetivos tecnológicos comunicados para A16 son los siguientes:

• Entre un 8 % y un 10 % más de velocidad con el mismo consumo.
• Entre un 15 % y un 20 % menos de consumo con la misma velocidad.
• Entre un 8 % y un 10 % más de densidad del chip, incluyendo lógica y memoria SRAM.

Estas cifras describen comparaciones entre plataformas de fabricación bajo condiciones concretas. No significan que todos los chips fabricados con A16 vayan a ser automáticamente un 10 % más rápidos o a consumir un 20 % menos.

El resultado final dependerá de factores como la arquitectura del chip, las bibliotecas de diseño, las reglas de fabricación, el voltaje, la refrigeración, el encapsulado y el tipo de carga de trabajo. Del mismo modo, una mejora del 8 % al 10 % en densidad no implica que cada procesador terminado vaya a reducir exactamente ese porcentaje su tamaño. Los diseñadores podrían utilizar ese margen para incorporar más lógica, ampliar la caché, añadir conectividad o reducir el área del chip.

Por qué está pensado para la inteligencia artificial

El mercado objetivo principal de A16 es la lógica de alto rendimiento, en particular los aceleradores de IA y los procesadores para centros de datos. Estos dispositivos exigen mucho más que una mayor densidad de transistores: necesitan suministrar grandes cantidades de energía, mover datos rápidamente entre bloques y disipar enormes cargas térmicas.

Un proceso que aumente el número de transistores pero no resuelva la congestión eléctrica y de señal puede ofrecer beneficios limitados a nivel de sistema. SPR intenta abordar precisamente ese obstáculo.

En teoría, un diseñador podría repartir la mejora de A16 entre varias prioridades: mayor rendimiento, menor consumo o más funciones dentro de una superficie similar. Ese equilibrio es especialmente relevante en los centros de datos, donde el rendimiento de un acelerador no depende solo de su capacidad de cálculo. También está limitado por el coste de la electricidad, la refrigeración y la velocidad con la que los datos atraviesan el encapsulado.

El puente entre N2P y A14

La hoja de ruta de TSMC sitúa A16 entre la generación N2/N2P y A14, el proceso de clase 1,4 nm previsto para la producción en volumen en 2028.

Esto otorga a A16 un papel estratégico concreto. La compañía puede introducir la alimentación posterior para sus clientes más exigentes antes de pasar a una generación de proceso completamente nueva. A16 es, por tanto, tanto un nuevo nodo como un puente tecnológico: prolonga la plataforma de transistores nanosheet y añade una modificación especialmente útil para diseños de IA de gran tamaño.

El calendario, sin embargo, no ha sido descrito de forma totalmente consistente. Algunas informaciones de 2026 apuntaron a un posible retraso de A16, mientras que reportes posteriores y materiales técnicos siguieron señalando una producción durante la segunda mitad o el cuarto trimestre de 2026. La conclusión más prudente es que el cuarto trimestre continúa siendo el objetivo comunicado, no una garantía de que la producción comercial a gran escala ya esté asegurada.

Cómo queda frente a Samsung e Intel

Samsung Foundry habría trasladado su objetivo de producción en volumen para SF1.4 desde 2027 hasta 2029, mientras concentra esfuerzos en mejorar su familia SF2 de 2 nm, el rendimiento de fabricación y la estabilidad del proceso. Si ese calendario se mantiene, TSMC dispondría de más tiempo para ampliar A16 y avanzar hacia A14 antes de que el proceso de clase 1,4 nm de Samsung llegue a la producción masiva.

Intel también es un competidor relevante. Sus procesos 18A y el futuro 14A forman parte de la disputa por la fabricación avanzada, y la empresa también trabaja en tecnologías de alimentación posterior y empaquetado avanzado.

Aun así, las etiquetas «1,6 nm», «1,4 nm», «18A» y «14A» no son comparables de forma directa entre fabricantes. Los nombres de nodo funcionan cada vez más como denominaciones comerciales de plataformas tecnológicas. Para los clientes importan más el rendimiento real del chip, el rendimiento de fabricación, las bibliotecas de diseño, la cualificación, el coste, el empaquetado y la capacidad de entregar productos a escala.

Por ello, el calendario de A16 refuerza la posición competitiva de TSMC, pero no demuestra por sí solo que la compañía esté por delante de Intel en todos los indicadores técnicos o comerciales. La prueba decisiva será si los clientes pueden convertir las promesas del proceso en productos con buenos rendimientos de fabricación y en volúmenes suficientes.

Una inversión de 29.442,5 millones de dólares

La expansión de capacidad de TSMC también forma parte de la historia de A16. Según informaciones publicadas en agosto, el consejo de la compañía aprobó una inversión de aproximadamente 29.442,5 millones de dólares para ampliar la capacidad de procesos avanzados y empaquetado, además de actualizar procesos maduros y especializados y construir nuevas instalaciones.

Por separado, el plan de gasto de capital de TSMC para 2026 habría aumentado hasta entre 60.000 y 64.000 millones de dólares, en un contexto de inversión continua en fabricación avanzada y empaquetado.

Estas cantidades no representan el coste de A16 por sí solo. Se refieren a programas de capacidad e infraestructura más amplios, que deben respaldar varias generaciones de procesos y distintas tecnologías de empaquetado.

El empaquetado puede ser tan importante como el proceso

Para fabricar un chip de IA no basta con producir la matriz lógica avanzada. El sistema también necesita memoria de alto ancho de banda (HBM), sustratos, interposers, ensamblaje y pruebas.

La capacidad de empaquetado avanzado CoWoS de TSMC habría seguido completamente reservada debido al crecimiento de la demanda de IA. Algunas informaciones del sector señalan que parte del trabajo de empaquetado posterior para clientes compartidos se habría trasladado a las operaciones de Intel en Malasia.

De confirmarse, sería una respuesta limitada a la presión sobre la capacidad de la cadena de suministro, no una prueba de que TSMC haya transferido de forma general su tecnología CoWoS o su base principal de fabricación.

El episodio muestra por qué el liderazgo en procesos no determina por sí solo la velocidad con la que el hardware de IA llega al mercado. Una oblea fabricada con un nodo puntero todavía puede quedar bloqueada por falta de capacidad de empaquetado, memoria HBM, sustratos o pruebas.

TSMC también estaría desarrollando métodos de empaquetado similares a EMIB, la tecnología de Intel basada en puentes de interconexión entre varios chips, para responder a la misma presión de demanda.

La nueva realidad: especialización y «coopetición»

A16 refleja un cambio más amplio en la industria de los semiconductores. Los sistemas de IA dependen cada vez más de una red coordinada de fabricantes de chips, proveedores de memoria, empresas de sustratos, compañías de empaquetado, laboratorios de pruebas y plantas distribuidas por distintas regiones.

Esta interdependencia deja espacio para la competencia y para la especialización al mismo tiempo. TSMC mantiene un papel central en la lógica avanzada y CoWoS; Intel puede competir en procesos y ofrecer capacidad alternativa de empaquetado; y Malasia, Taiwán y otros centros industriales pueden aportar distintas fases de la fabricación posterior.

El posible traslado de parte del empaquetado entre rivales no significa que la competencia haya desaparecido. Más bien muestra que la demanda de IA ha convertido la capacidad de todo el ecosistema en un factor comercial tan importante como el nodo de fabricación.

Para los clientes de A16, la pregunta clave ya no es únicamente qué fabricante anuncia el número más pequeño en nanómetros. Lo decisivo será quién puede entregar obleas cualificadas, herramientas de diseño adecuadas, rendimientos fiables y suficiente empaquetado avanzado para enviar sistemas completos de IA a gran escala.