El HBM4E de 12 capas representa un salto sustancial respecto a su predecesor. Samsung confirma una velocidad de datos estable por pin de 14 gigabits por segundo (Gbps), con un rendimiento escalable hasta los 16 Gbps para manejar los picos de procesamiento de datos más exigentes . Esto supone un aumento de velocidad superior al 20% con respecto al HBM4 de Samsung
.
El ancho de banda de la memoria alcanza hasta 3.6 terabytes por segundo (TB/s) por pila en esta configuración, con diseños que buscan alcanzar los 4.0 TB/s . El chip logra una capacidad de 36 GB por pila mediante el uso de troqueles DRAM de 24 Gb fabricados con la avanzada tecnología de proceso 1c de Samsung y un troquel lógico base de 4 nanómetros de su fundición
. Junto con las ganancias en velocidad y ancho de banda, Samsung informa de mejoras tanto en la eficiencia energética como en el rendimiento térmico en comparación con la generación anterior
.
Cuando Samsung presentó por primera vez el HBM4E en la conferencia GTC de Nvidia en marzo de 2026, la compañía mostró una especificación de 16 Gbps por pin y 4.0 TB/s de ancho de banda, junto con su tecnología híbrida de unión de cobre (HCB, por sus siglas en inglés) de nueva generación, diseñada para permitir apilados de 16 o más capas .
La diferencia entre el HBM4 y el HBM4E de Samsung es notable. El HBM4 ofrecía 11.7 Gbps por pin (con escalabilidad hasta 13 Gbps), aproximadamente un 46% por encima del estándar industrial JEDEC de 8 Gbps . Su ancho de banda alcanzaba hasta 3.3 TB/s por pila, unas 2.7 veces más que el HBM3E
. El HBM4E amplía ahora esos límites, ofreciendo velocidades de 14 a 16 Gbps y un ancho de banda mínimo incrementado de 3.6 TB/s
.
La hoja de ruta pública original de Samsung preveía el envío de muestras del HBM4E para la segunda mitad de 2026 . En abril de 2026, surgieron informes de la industria que indicaban que Samsung había acelerado su desarrollo interno, produciendo la primera muestra del HBM4E en mayo y acelerando la validación interna para la entrega al cliente
. El envío oficial del 29 de mayo confirma esta aceleración, poniendo muestras terminadas en manos de los clientes entre uno y dos meses antes del calendario original
.
En una conferencia telefónica de la compañía en enero de 2026, se había señalado un muestreo a mediados de año para los productos HBM4E estándar, con derivados HBM personalizados para la segunda mitad del año . La entrega real en mayo supera incluso esa previsión más ambiciosa.
Samsung no limita el HBM4E a una sola configuración. La hoja de ruta de la empresa abarca apilados de 8, 12 y 16 capas para abordar diferentes requisitos de carga de trabajo de IA y puntos de precio para los clientes .
HBM4E de 16 capas: Está en desarrollo una variante de 16 capas que apunta a alcanzar hasta 48 GB por pila. Samsung está apostando por la tecnología híbrida de unión de cobre (HCB)—un método de unión directa de cobre a cobre que elimina los tradicionales micro-bumps entre capas—como el proceso clave para lograr un apilado fiable de 16 capas con una resistencia térmica reducida . En el GTC 2026, Samsung afirmó que el HCB reduce la resistencia al calor en más del 20% en comparación con la unión por compresión térmica
.
HBM4E de 8 capas: Una configuración de 8 capas también forma parte del plan de producto, aunque Samsung no ha anunciado detalles del calendario por separado para este nivel. Sirve como un punto de entrada de menor capacidad y coste optimizado dentro de la familia HBM4E .
El envío del HBM4E es el último movimiento en una batalla de varios años y enormes riesgos entre Samsung y SK Hynix por el control de la cadena de suministro de memoria para IA. Dos empresas surcoreanas producen en conjunto aproximadamente el 90% de la HBM mundial .
Samsung se puso en cabeza en la sexta generación de HBM al comenzar la producción en masa y el envío comercial del HBM4 en febrero de 2026, convirtiéndose en el primer fabricante en comercializar el nuevo estándar de memoria . Esos envíos fueron a parar a clientes importantes, incluido Nvidia, para su plataforma de IA de nueva generación Vera Rubin
. El HBM4 de Samsung aprovechó una elección de proceso agresiva: utilizar DRAM 1c avanzada mientras que sus rivales SK Hynix y Micron optaron por el nodo más maduro de DRAM 1b
. La fundición interna de Samsung también produjo el troquel lógico del HBM4, una ventaja estructural que SK Hynix—que depende de TSMC para la lógica—no comparte
.
La decisión de Samsung de impulsar la DRAM 1c tan pronto tuvo un coste. En abril de 2026, los rendimientos de producción de la DRAM destinada a HBM4 se estimaban por debajo del 60% y, aunque Samsung pretende llevar esos rendimientos a niveles casi completos en la segunda mitad de 2026, los bajos rendimientos limitan el volumen de suministro global . Pueden producirse pérdidas de rendimiento adicionales durante el proceso de ensamblaje final de la HBM, lo que agrava el desafío
. SK Hynix, por el contrario, ha disfrutado de mayores rendimientos en sus productos HBM3E, utilizando el empaquetado maduro MR-MUF y el probado proceso 1b
.
Al enviar muestras de HBM4E de 12 capas en mayo de 2026—antes de que ningún rival haya anunciado muestras equivalentes—Samsung ha abierto una ventaja inicial en el segmento de la siguiente generación . SK Hynix no había anunciado sus propios envíos de muestras de HBM4E a finales de mayo. El plan, según se informa, de Google de saltarse el HBM4 y pasar directamente al HBM4E para sus futuras TPU probablemente intensificó la presión sobre ambas empresas coreanas para acelerar sus hojas de ruta
. La dinámica del mercado sigue siendo fluida: SK Hynix conserva una ventaja en rendimiento y volumen en HBM3E y, según se informa, ha mantenido entre el 60% y el 70% de los pedidos iniciales de HBM4 de Nvidia, aunque algunas informaciones sugieren que Nvidia podría haber relajado las especificaciones de suministro del HBM4 en medio de las limitaciones de rendimiento en todo el sector
.
Detrás de los anuncios de productos, Samsung y SK Hynix están haciendo apuestas tecnológicas fundamentalmente diferentes. Samsung está pivotando agresivamente hacia la unión híbrida de cobre (HCB) para sus futuras pilas de HBM4 de 16 capas y HBM4E, una técnica que permite capas más finas y un mejor rendimiento térmico, pero que introduce una nueva complejidad de fabricación . SK Hynix continúa refinando su avanzado proceso MR-MUF (Mass Reflow Molded Underfill), que tiene un historial probado de estabilidad de rendimiento en apilados de 12 capas
. Qué empresa logre escalar a un mayor número de capas de manera más rentable probablemente determinará al ganador a largo plazo en el mercado de la memoria para IA.
Comments
0 comments