Está previsto que el nodo A14 de TSMC entre en producción de alto volumen en 2028, lo que coincide con los plazos reportados para los lanzamientos de servidor y escritorio de Zen 7 . Los observadores de la industria señalan que el calendario del producto encaja con la instalación Fab 25 P1 de TSMC en Taichung, cuya producción piloto está programada para 2027 y la producción en masa para 2028
.
Un cambio importante en la tecnología de empaquetado también está supuestamente bajo evaluación. Según un informe de TrendForce, AMD está considerando la solución Fan-Out Panel-Level Packaging (FOPLP) de Powertech Technology (PTI) para integrar los CCD y el troquel de E/S en el sustrato . Esto sería una novedad para las CPUs de consumo de AMD, yendo más allá del empaquetado tradicional para permitir una mayor densidad de integración.
Este cambio se centra en la capa base del empaquetado. AMD seguirá confiando en el apilamiento 3D SoIC-X de TSMC para fabricar los CCD y apilar verticalmente las placas de 3D V-Cache . AMD ya ha certificado el primer interconector 2.5D Embedded Fan-Out Bridge (EFB) a nivel de panel de la industria con PTI, una tecnología previamente utilizada en sus aceleradores Instinct
. Para Zen 7, esto señala una mejora en la forma en que los troqueles de cálculo se comunican en el paquete.
En el frente oficial, la presentación de la hoja de ruta de AMD a finales de 2025 confirmó Zen 7 como un "nodo futuro" y un diseño de "verdadera próxima generación" . La compañía declaró explícitamente que Zen 7 introduciría un nuevo motor matricial diseñado para soportar un manejo más amplio de formatos de datos de IA, lo que señala capacidades de IA nativas más profundas dentro de los núcleos estándar de la CPU
.
Las filtraciones no oficiales permiten echar un vistazo a las configuraciones de núcleos esperadas. Se informa que la plataforma de escritorio, con nombre en clave Grimlock Ridge, contará con hasta 32 núcleos a través de dos CCD de 16 núcleos emparejados con un troquel de E/S de ~155 mm² . Esto supondría un aumento del 33% en el número de núcleos respecto a la configuración de 24 núcleos filtrada para Zen 6. Se estima que cada CCD de 16 núcleos tiene un tamaño físico de aproximadamente 98 mm²
.
Las hojas de ruta filtradas también han detallado dos variantes principales de CCD bajo el apodo de Grimlock:
En cuanto a la caché, múltiples fuentes sugieren que los modelos de gama alta con 3D V-Cache podrían alcanzar los 448 MB de caché total L3 + V-Cache por paquete . Con respecto al socket, las filtraciones son contradictorias: algunas afirman que los chips de escritorio migrarán a una nueva plataforma AM6, mientras que otras sugieren una continuidad del chipset al reutilizar el IOD de Zen 6 para permanecer en AM5
.
Las cifras de rendimiento provienen en su totalidad de fuentes no oficiales y deben tratarse como objetivos tempranos. Las filtraciones apuntan a una mejora de instrucciones por ciclo (IPC) del 15–25% sobre Zen 6, con un objetivo interno de una mejora de más del 20% en SPECint 2017 a las mismas velocidades de reloj .
Algunas de las filtraciones más especulativas afirman que los modelos insignia de escritorio podrían acercarse a frecuencias máximas de 7 GHz . Sin embargo, por ahora no existen muestras de ingeniería oficiales ni pruebas de rendimiento validadas que respalden estos objetivos de velocidad de reloj.
El calendario de los informes de la cadena de suministro dibuja un lanzamiento escalonado en los segmentos de servidor y consumo:
Estas estimaciones coinciden con el calendario de producción en masa del nodo A14 de TSMC, pero el único lenguaje oficial de AMD sobre los plazos de Zen 7 sigue siendo una ventana "posterior a 2026" sin un compromiso de nodo o fecha específicos .
Comments
0 comments