Nvidia Feynman: el chip de IA que llegará en 2028 con tecnología de 1,6 nm y empaquetado revolucionario
Nvidia planea la producción masiva de su plataforma Feynman para la segunda mitad de 2028, utilizando el avanzado proceso A16 (1,6 nm) de TSMC con transistores GAA. Feynman integrará tres tecnologías de empaquetado de vanguardia: SoIC (apilamiento 3D), CoPoS (empaquetado en panel) y óptica co empaquetada (CPO) nativa.
Publicado porEditado con DeepSeek-V4-FlashImágenes generadas con GPT Image 1.5
Nvidia planea la producción masiva de su plataforma Feynman para la segunda mitad de 2028, utilizando el avanzado proceso A16 (1,6 nm) de TSMC con transistores GAA.
Feynman integrará tres tecnologías de empaquetado de vanguardia: SoIC (apilamiento 3D), CoPoS (empaquetado en panel) y óptica co empaquetada (CPO) nativa.
El chip promete un costo por token 10 veces menor y una inferencia 5 veces más rápida que las generaciones anteriores.
TSMC acelera la construcción de sus plantas de empaquetado avanzado AP7 en Chiayi y AP8 en Tainan para satisfacer la demanda de Nvidia.
What are the key details about Nvidia's next-generation Feynman AI chip platform — including its target mass production in the second half oNvidia Feynman architecture concept: TSMC A16 process with SoIC 3D stacking, CoPoS packaging, and native co-packaged optics for AI inference at 10x lower cost-per-token.
Prompt de IA
Create a landscape editorial hero image for this Studio Global article: What are the key details about Nvidia's next-generation Feynman AI chip platform — including its target mass production in the second half o. Article summary: Here is a comprehensive breakdown of the key details currently available across these interlocking topics.. Topic tags: general, general web, user generated. Style: premium digital editorial illustration, source-backed research mood, clean composition, high detail, modern web publication hero. Use reference image context only for broad subject, composition, and topical grounding; do not copy the exact image. Avoid: logos, brand marks, copyrighted characters, real person likenesses, fake screenshots, UI text, readable text, watermarks, charts with fake numbers, clickbait thumbnails, icons, and tiny thumbnail layouts. Make it useful as an illustrative visual, not
openai.com
La próxima generación de chips de inteligencia artificial de Nvidia, cuyo nombre en clave es Feynman, representa un salto arquitectónico de gran envergadura. La plataforma integra el nodo de fabricación más avanzado de TSMC, un novedoso sistema de empaquetado en panel y conexiones ópticas nativas. A continuación, desglosamos todo lo que se sabe hasta ahora sobre Feynman, el ecosistema de fabricación que lo sustenta y lo que significa para la cadena de suministro de la IA.
Arquitectura y objetivos de rendimiento de Feynman
Nvidia tiene como objetivo iniciar la producción masiva de Feynman en la segunda mitad de 2028, y según los informes, la compañía está acelerando su cadena de suministro para cumplir con ese plazo . En la GTC 2026, Nvidia ofreció la primera inmersión técnica profunda en la arquitectura .
El chip se fabricará con el proceso A16 de TSMC (un nodo de clase 1,6 nm), que incorpora transistores de puerta envolvente (GAA) y suministro de energía por la parte posterior del chip. TSMC planea la producción masiva de A16 a partir de la segunda mitad de 2026, y se espera que Nvidia sea su cliente principal .
Studio Global AI
Continúe su investigación
Esta página incluye una respuesta respaldada por fuentes que puede continuar dentro de Studio Global.
¿Cuál es la respuesta corta a "Nvidia Feynman: el chip de IA que llegará en 2028 con tecnología de 1,6 nm y empaquetado revolucionario"?
Nvidia planea la producción masiva de su plataforma Feynman para la segunda mitad de 2028, utilizando el avanzado proceso A16 (1,6 nm) de TSMC con transistores GAA.
¿Cuáles son los puntos clave a validar primero?
Nvidia planea la producción masiva de su plataforma Feynman para la segunda mitad de 2028, utilizando el avanzado proceso A16 (1,6 nm) de TSMC con transistores GAA. Feynman integrará tres tecnologías de empaquetado de vanguardia: SoIC (apilamiento 3D), CoPoS (empaquetado en panel) y óptica co empaquetada (CPO) nativa.
¿Qué debo hacer a continuación en la práctica?
El chip promete un costo por token 10 veces menor y una inferencia 5 veces más rápida que las generaciones anteriores.
Nvidia Feynman: el chip de IA que llegará en 2028 con tecnología de 1,6 nm y empaquetado revolucionario
Nvidia planea la producción masiva de su plataforma Feynman para la segunda mitad de 2028, utilizando el avanzado proceso A16 (1,6 nm) de TSMC con transistores GAA. Feynman integrará tres tecnologías de empaquetado de vanguardia: SoIC (apilamiento 3D), CoPoS (empaquetado en panel) y óptica co empaquetada (CPO) nativa.
Publicado porEditado con DeepSeek-V4-FlashImágenes generadas con GPT Image 1.5
Nvidia planea la producción masiva de su plataforma Feynman para la segunda mitad de 2028, utilizando el avanzado proceso A16 (1,6 nm) de TSMC con transistores GAA.
Feynman integrará tres tecnologías de empaquetado de vanguardia: SoIC (apilamiento 3D), CoPoS (empaquetado en panel) y óptica co empaquetada (CPO) nativa.
El chip promete un costo por token 10 veces menor y una inferencia 5 veces más rápida que las generaciones anteriores.
TSMC acelera la construcción de sus plantas de empaquetado avanzado AP7 en Chiayi y AP8 en Tainan para satisfacer la demanda de Nvidia.
What are the key details about Nvidia's next-generation Feynman AI chip platform — including its target mass production in the second half oNvidia Feynman architecture concept: TSMC A16 process with SoIC 3D stacking, CoPoS packaging, and native co-packaged optics for AI inference at 10x lower cost-per-token.
Prompt de IA
Create a landscape editorial hero image for this Studio Global article: What are the key details about Nvidia's next-generation Feynman AI chip platform — including its target mass production in the second half o. Article summary: Here is a comprehensive breakdown of the key details currently available across these interlocking topics.. Topic tags: general, general web, user generated. Style: premium digital editorial illustration, source-backed research mood, clean composition, high detail, modern web publication hero. Use reference image context only for broad subject, composition, and topical grounding; do not copy the exact image. Avoid: logos, brand marks, copyrighted characters, real person likenesses, fake screenshots, UI text, readable text, watermarks, charts with fake numbers, clickbait thumbnails, icons, and tiny thumbnail layouts. Make it useful as an illustrative visual, not
openai.com
La próxima generación de chips de inteligencia artificial de Nvidia, cuyo nombre en clave es Feynman, representa un salto arquitectónico de gran envergadura. La plataforma integra el nodo de fabricación más avanzado de TSMC, un novedoso sistema de empaquetado en panel y conexiones ópticas nativas. A continuación, desglosamos todo lo que se sabe hasta ahora sobre Feynman, el ecosistema de fabricación que lo sustenta y lo que significa para la cadena de suministro de la IA.
Arquitectura y objetivos de rendimiento de Feynman
Nvidia tiene como objetivo iniciar la producción masiva de Feynman en la segunda mitad de 2028, y según los informes, la compañía está acelerando su cadena de suministro para cumplir con ese plazo . En la GTC 2026, Nvidia ofreció la primera inmersión técnica profunda en la arquitectura .
El chip se fabricará con el proceso A16 de TSMC (un nodo de clase 1,6 nm), que incorpora transistores de puerta envolvente (GAA) y suministro de energía por la parte posterior del chip. TSMC planea la producción masiva de A16 a partir de la segunda mitad de 2026, y se espera que Nvidia sea su cliente principal .
Studio Global AI
Continúe su investigación
Esta página incluye una respuesta respaldada por fuentes que puede continuar dentro de Studio Global.
¿Cuál es la respuesta corta a "Nvidia Feynman: el chip de IA que llegará en 2028 con tecnología de 1,6 nm y empaquetado revolucionario"?
Nvidia planea la producción masiva de su plataforma Feynman para la segunda mitad de 2028, utilizando el avanzado proceso A16 (1,6 nm) de TSMC con transistores GAA.
¿Cuáles son los puntos clave a validar primero?
Nvidia planea la producción masiva de su plataforma Feynman para la segunda mitad de 2028, utilizando el avanzado proceso A16 (1,6 nm) de TSMC con transistores GAA. Feynman integrará tres tecnologías de empaquetado de vanguardia: SoIC (apilamiento 3D), CoPoS (empaquetado en panel) y óptica co empaquetada (CPO) nativa.
¿Qué debo hacer a continuación en la práctica?
El chip promete un costo por token 10 veces menor y una inferencia 5 veces más rápida que las generaciones anteriores.
En cuanto al rendimiento, Feynman apunta a un costo por token 10 veces menor y una inferencia 5 veces más rápida que las arquitecturas de generaciones anteriores .
Empaquetado avanzado: SoIC, CoPoS y CPO
Feynman combinará tres tecnologías de empaquetado avanzado de manera simultánea:
SoIC (System-on-Integrated-Chips) — La tecnología de unión híbrida de TSMC para el apilamiento 3D de chiplets y memoria. Es un habilitador clave para el diseño de alta capacidad de Feynman .
CoPoS (Chip-on-Panel-on-Substrate) — El empaquetado de nueva generación de TSMC que sustituye las obleas redondas por paneles rectangulares grandes, con el objetivo de crear paquetes ultragrandes que superen 9,5 veces el tamaño de la retícula. El analista Ming-Chi Kuo afirma que CoPoS está previsto para producción en masa en el segundo semestre de 2028, y se espera que Feynman sea el primer cliente .
Óptica co-empaquetada (CPO) — Las GPU Feynman están diseñadas para integrar fotónica de silicio directamente en el paquete de la GPU, haciendo la transición de la interconexión a escala de backplanes de cobre a una interconexión óptica nativa .
El aumento de capacidad de TSMC: SoIC, CoWoS y nuevas plantas
Para respaldar a Feynman y a otros clientes de gran volumen, TSMC está expandiendo agresivamente su capacidad de empaquetado avanzado:
Capacidad SoIC: Las proyecciones de la industria estiman que la producción de SoIC podría alcanzar aproximadamente 65.000 obleas por mes para 2028, alineándose con la adopción masiva en aceleradores de IA . Otras estimaciones proyectan que SoIC alcanzará las 14.000 obleas por mes a finales de 2026 y las 28.000 a finales de 2027 .
Capacidad CoWoS: TSMC está elevando sus objetivos de CoWoS a entre 115.000 y 140.000 obleas por mes a finales de 2026, y aproximadamente 170.000 a 190.000 obleas por mes para 2027. Las verificaciones de la cadena de suministro de JPMorgan proyectan que CoWoS alcanzará las 220.000-225.000 obleas por mes a finales de 2028 . La capacidad de CoWoS de TSMC ha crecido a una tasa de crecimiento anual compuesta (CAGR) del 80% entre 2022 y 2027 .
Nuevas instalaciones: Las plantas de empaquetado avanzado de TSMC, AP7 en Chiayi y AP8 en Tainan, están, según los informes, adelantadas a lo previsto, con una aceleración en la construcción . Dos fábricas de uno de los primeros parques ya han entrado en producción masiva a partir de junio de 2026 . AP7 está descrito como el campus de empaquetado avanzado más grande de TSMC, con múltiples fases planificadas para soportar SoIC y CoPoS . AP8 se centra en CoWoS y se espera que eventualmente albergue una capacidad mensual que supere las 40.000 obleas .
Conmutadores Nvidia Spectrum-X Ethernet Photonics con CPO: ya en producción
Aunque Feynman aún está a dos años de distancia, la tecnología de óptica co-empaquetada de Nvidia ya ha entrado en producción masiva en forma de conmutadores Spectrum-X Ethernet Photonics:
Mayo de 2026: Nvidia anunció la plataforma Vera Rubin, presentando Spectrum-X Ethernet Photonics como "ya en producción" .
Junio de 2026: Nvidia confirmó la producción masiva total de los conmutadores, construidos sobre silicio de conmutación Spectrum-6 con óptica co-empaquetada .
Julio de 2026: TrendForce informó que Nvidia había comenzado los envíos en volumen de los conmutadores Spectrum-X CPO a socios selectos .
14 de agosto de 2026: Nvidia declaró oficialmente que Spectrum-X Ethernet Photonics había entrado en producción masiva total, calificándolo como "el primer sistema de conmutación Ethernet CPO de 200G/canal en producción del mundo", fabricado con Hon Hai, Lumentum, SPIL, TFC y TSMC .
Las afirmaciones de rendimiento para los conmutadores incluyen 4 veces menos láseres, un consumo de energía 5 veces menor, un tiempo medio entre fallos 10 veces mejor y un ahorro de energía de hasta el 70% en comparación con la óptica enchufable convencional .
Implicaciones más amplias para la cadena de suministro de IA
La hoja de ruta de Nvidia está dictando cada vez más el ciclo de gasto de capital de TSMC en varias dimensiones:
Sincronización del nodo de proceso: Nvidia es el cliente principal de los nodos más avanzados de TSMC (Blackwell en 4 nm, Rubin en 3 nm, Feynman en A16 de 1,6 nm), lo que significa que cada nueva generación de Nvidia adelanta la siguiente rampa de nodo de TSMC .
El empaquetado como cuello de botella: Con Feynman requiriendo SoIC, CoPoS y CPO simultáneamente, la planificación de capacidad de TSMC para el empaquetado avanzado está cada vez más impulsada por el ritmo de los productos de Nvidia, más que por la demanda general de fundición .
Inflexión del CPO ahora: La rampa de Spectrum-X CPO en 2026-2027 sirve como una prueba de producción real para la plataforma de fotónica de silicio COUPE de TSMC, exactamente la tecnología en la que Feynman se basará a escala .
Aceleración de instalaciones: TSMC está adelantando la construcción en AP7 (Chiayi) y AP8 (Tainan) específicamente para cumplir con el cronograma de Feynman de 2028 .
Endurecimiento del ciclo de gastos de capital: La expansión plurianual de capacidad N2/A16 de TSMC, que apunta a ~90.000 WSPM para finales de 2026 con un crecimiento interanual del 70%, está cada vez más sincronizada con el ciclo de arquitectura de GPU de dos años de Nvidia .
Incertidumbre clave: Algunos informes mencionan que Feynman también podría usar el empaquetado avanzado o los sustratos de vidrio de Intel, lo que complicaría la relación exclusiva entre TSMC y Nvidia. Esto no ha sido confirmado por fuentes primarias .
En cuanto al rendimiento, Feynman apunta a un costo por token 10 veces menor y una inferencia 5 veces más rápida que las arquitecturas de generaciones anteriores .
Empaquetado avanzado: SoIC, CoPoS y CPO
Feynman combinará tres tecnologías de empaquetado avanzado de manera simultánea:
SoIC (System-on-Integrated-Chips) — La tecnología de unión híbrida de TSMC para el apilamiento 3D de chiplets y memoria. Es un habilitador clave para el diseño de alta capacidad de Feynman .
CoPoS (Chip-on-Panel-on-Substrate) — El empaquetado de nueva generación de TSMC que sustituye las obleas redondas por paneles rectangulares grandes, con el objetivo de crear paquetes ultragrandes que superen 9,5 veces el tamaño de la retícula. El analista Ming-Chi Kuo afirma que CoPoS está previsto para producción en masa en el segundo semestre de 2028, y se espera que Feynman sea el primer cliente .
Óptica co-empaquetada (CPO) — Las GPU Feynman están diseñadas para integrar fotónica de silicio directamente en el paquete de la GPU, haciendo la transición de la interconexión a escala de backplanes de cobre a una interconexión óptica nativa .
El aumento de capacidad de TSMC: SoIC, CoWoS y nuevas plantas
Para respaldar a Feynman y a otros clientes de gran volumen, TSMC está expandiendo agresivamente su capacidad de empaquetado avanzado:
Capacidad SoIC: Las proyecciones de la industria estiman que la producción de SoIC podría alcanzar aproximadamente 65.000 obleas por mes para 2028, alineándose con la adopción masiva en aceleradores de IA . Otras estimaciones proyectan que SoIC alcanzará las 14.000 obleas por mes a finales de 2026 y las 28.000 a finales de 2027 .
Capacidad CoWoS: TSMC está elevando sus objetivos de CoWoS a entre 115.000 y 140.000 obleas por mes a finales de 2026, y aproximadamente 170.000 a 190.000 obleas por mes para 2027. Las verificaciones de la cadena de suministro de JPMorgan proyectan que CoWoS alcanzará las 220.000-225.000 obleas por mes a finales de 2028 . La capacidad de CoWoS de TSMC ha crecido a una tasa de crecimiento anual compuesta (CAGR) del 80% entre 2022 y 2027 .
Nuevas instalaciones: Las plantas de empaquetado avanzado de TSMC, AP7 en Chiayi y AP8 en Tainan, están, según los informes, adelantadas a lo previsto, con una aceleración en la construcción . Dos fábricas de uno de los primeros parques ya han entrado en producción masiva a partir de junio de 2026 . AP7 está descrito como el campus de empaquetado avanzado más grande de TSMC, con múltiples fases planificadas para soportar SoIC y CoPoS . AP8 se centra en CoWoS y se espera que eventualmente albergue una capacidad mensual que supere las 40.000 obleas .
Conmutadores Nvidia Spectrum-X Ethernet Photonics con CPO: ya en producción
Aunque Feynman aún está a dos años de distancia, la tecnología de óptica co-empaquetada de Nvidia ya ha entrado en producción masiva en forma de conmutadores Spectrum-X Ethernet Photonics:
Mayo de 2026: Nvidia anunció la plataforma Vera Rubin, presentando Spectrum-X Ethernet Photonics como "ya en producción" .
Junio de 2026: Nvidia confirmó la producción masiva total de los conmutadores, construidos sobre silicio de conmutación Spectrum-6 con óptica co-empaquetada .
Julio de 2026: TrendForce informó que Nvidia había comenzado los envíos en volumen de los conmutadores Spectrum-X CPO a socios selectos .
14 de agosto de 2026: Nvidia declaró oficialmente que Spectrum-X Ethernet Photonics había entrado en producción masiva total, calificándolo como "el primer sistema de conmutación Ethernet CPO de 200G/canal en producción del mundo", fabricado con Hon Hai, Lumentum, SPIL, TFC y TSMC .
Las afirmaciones de rendimiento para los conmutadores incluyen 4 veces menos láseres, un consumo de energía 5 veces menor, un tiempo medio entre fallos 10 veces mejor y un ahorro de energía de hasta el 70% en comparación con la óptica enchufable convencional .
Implicaciones más amplias para la cadena de suministro de IA
La hoja de ruta de Nvidia está dictando cada vez más el ciclo de gasto de capital de TSMC en varias dimensiones:
Sincronización del nodo de proceso: Nvidia es el cliente principal de los nodos más avanzados de TSMC (Blackwell en 4 nm, Rubin en 3 nm, Feynman en A16 de 1,6 nm), lo que significa que cada nueva generación de Nvidia adelanta la siguiente rampa de nodo de TSMC .
El empaquetado como cuello de botella: Con Feynman requiriendo SoIC, CoPoS y CPO simultáneamente, la planificación de capacidad de TSMC para el empaquetado avanzado está cada vez más impulsada por el ritmo de los productos de Nvidia, más que por la demanda general de fundición .
Inflexión del CPO ahora: La rampa de Spectrum-X CPO en 2026-2027 sirve como una prueba de producción real para la plataforma de fotónica de silicio COUPE de TSMC, exactamente la tecnología en la que Feynman se basará a escala .
Aceleración de instalaciones: TSMC está adelantando la construcción en AP7 (Chiayi) y AP8 (Tainan) específicamente para cumplir con el cronograma de Feynman de 2028 .
Endurecimiento del ciclo de gastos de capital: La expansión plurianual de capacidad N2/A16 de TSMC, que apunta a ~90.000 WSPM para finales de 2026 con un crecimiento interanual del 70%, está cada vez más sincronizada con el ciclo de arquitectura de GPU de dos años de Nvidia .
Incertidumbre clave: Algunos informes mencionan que Feynman también podría usar el empaquetado avanzado o los sustratos de vidrio de Intel, lo que complicaría la relación exclusiva entre TSMC y Nvidia. Esto no ha sido confirmado por fuentes primarias .
