Google estaría poniendo núcleos de CPU dentro de su próximo TPU — y eso lo cambia todo para la IA agéntica

Contexto importante. Broadcom sigue siendo el socio de codiseño de TPU de largo plazo de Google, con un acuerdo de cooperación por cinco años firmado en marzo de 2026 que cubre las generaciones v8 a v11 . MediaTek maneja la E/S y la coordinación de fabricación para la generación actual Ironwood (TPU v7x) . La participación de AMD parece ser un proyecto dentro de la generación v10 — no necesariamente un reemplazo completo de Broadcom, aunque la producción de CoWoS de Ironwood de Broadcom se habría revisado a la baja en aproximadamente 32.000 obleas .

Por separado, se reporta que Google está considerando a Samsung Foundry para la producción de componentes del v10 (nombre en clave "Ice Fish") para diversificarse más allá de TSMC , y ha estado en conversaciones avanzadas con Marvell para otros chips de IA personalizados .

Advertencia clave: Nada está confirmado por Google o AMD. El reporte de SemiAnalysis es un rumor de mercado, no un anuncio oficial, y el proyecto con AMD podría ser un SKU específico, una ruta experimental o una cobertura de diversificación .

Por qué tienen sentido los chips híbridos para la IA agéntica y el aprendizaje por refuerzo

El paso de un ASIC puramente matricial hacia un chip híbrido con núcleos de CPU integrados es una respuesta arquitectónica directa a la naturaleza cambiante de las cargas de trabajo de IA — particularmente el aprendizaje por refuerzo (RL) y la IA agéntica.

La IA agéntica demanda CPU, no GPU

La inferencia por lotes tradicional está casi completamente limitada por la GPU: un prompt entra, la GPU ejecuta un pase hacia adelante y los tokens vuelven . Las cargas de trabajo de IA agéntica son fundamentalmente diferentes. La orquestación, planificación, llamadas a herramientas, ejecución en entornos aislados (sandbox) e interacción con el entorno se ejecutan en CPUs, no en GPUs .

Un estudio académico encontró que las cargas de trabajo de IA agéntica dominadas por herramientas están significativamente limitadas por el procesamiento de herramientas en la CPU, consumiendo hasta el 88% de la latencia de extremo a extremo . Un análisis separado de Akash Borate situó la cifra aún más alta, en hasta el 90.6% .

La relación CPU:GPU está cambiando radicalmente

En los clústeres de entrenamiento de IA, la relación CPU a GPU es de aproximadamente 1:7 o 1:8 . A medida que las cargas de trabajo se desplazan hacia la inferencia, esa relación baja a 1:3 o 1:4 . Para implementaciones agénticas, Intel reveló en su llamada de resultados del primer trimestre de 2026 que algunos clientes ya están ejecutando cuatro CPUs por GPU — una relación de 1:1 en ciertos clústeres .

Morgan Stanley proyecta un crecimiento incremental del mercado de CPUs de entre 32.500 y 60.000 millones de dólares para 2030, impulsado enteramente por este cambio . La propia AMD ha argumentado que la IA agéntica no es una carga de trabajo de inferencia centrada en una sola GPU, sino un flujo de trabajo heterogéneo de extremo a extremo que requiere CPUs de alta densidad de núcleos y alto número de hilos para la orquestación y la ejecución en entornos aislados .

El aprendizaje por refuerzo exige bucles de sandbox ajustados

El entrenamiento con RL — especialmente para modelos agénticos — requiere ciclos repetidos de ejecución en sandbox, simulación del entorno, cálculo de recompensas y actualización de políticas. Estos bucles implican una orquestación sustancial del lado de la CPU que no se mapea de manera eficiente a los aceleradores matriciales puros.

El diseño Vera de Nvidia (88 núcleos Olympus) y el Xeon 6+ de Intel se están optimizando para este patrón de "bucle de sandbox de aprendizaje por refuerzo ajustado" . La industria del hardware converge hacia una idea compartida: los futuros aceleradores de IA no serán motores matriciales puros.

El TPU v10 híbrido de Google como indicador adelantado

Al integrar núcleos de CPU de AMD directamente en el paquete del TPU, Google podría eliminar los cuellos de botella de PCIe para estos bucles agénticos intensivos en CPU, reducir la latencia y manejar el ciclo "llamada a herramienta → paso de entorno → actualización de política" en un solo dado estrechamente acoplado. Esta es la encarnación física de la idea de que los futuros sistemas de IA serán diseños heterogéneos de sistema en paquete que mezclan tipos de cómputo según la fase de la carga de trabajo.

Las implicaciones más amplias

En resumen

Que Google, según los rumores, esté colocando núcleos de CPU dentro de su TPU v10 no es un ajuste incremental — es el reconocimiento de que el acelerador de IA de 2028 será muy diferente al de 2024. La IA agéntica y el aprendizaje por refuerzo están reescribiendo las reglas de la arquitectura de cómputo, y el chip que maneja un bucle de llamadas a herramientas mil veces por segundo necesita construirse de manera diferente al chip que hace una multiplicación de matrices gigante.

Si los rumores de SemiAnalysis son ciertos, Google y AMD están construyendo ese chip ahora mismo.