TSMC multiplica por 50 su capacidad de fotónica de silicio: el plan COUPE que transformará los centros de datos de IA

Los objetivos de capacidad: de 500 a 25.000 obleas al mes

El plan de expansión está claramente escalonado. Según informes recientes de Commercial Times y TrendForce, la capacidad de PIC de TSMC pasará de aproximadamente 500 obleas al mes hoy a 10.000 obleas mensuales para el segundo trimestre de 2026. Para el cuarto trimestre de 2026, la cifra subirá a 15.000, y el objetivo para 2028 es de al menos 25.000 obleas al mes ^MTT.

Con una estimación de 648 chips por oblea, la tasa de producción de 2028 generaría aproximadamente 194 millones de chips PIC al año a plena capacidad ^T1. En contexto, la capacidad actual de ~500 obleas al mes produce unos 4 millones de chips al año ^T.

Claves: NVIDIA y Broadcom, a la cabeza

NVIDIA y Broadcom son los primeros clientes identificados para la producción en volumen de COUPE, con informes que indican que ya han realizado pedidos ^MAE. Dada la limitada capacidad de producción de PIC durante el aumento inicial en 2026-2027, se espera que estas dos empresas sean las principales beneficiarias de la producción temprana ^T.

NVIDIA se ha movido agresivamente para asegurar su cadena de suministro óptica. En marzo de 2026, la empresa invirtió 4.000 millones de dólares (2.000 millones cada una) en Lumentum y Coherent, asegurando compromisos de aprovisionamiento plurianuales para chips láser de alto rendimiento y materiales ópticos avanzados ^EL. NVIDIA planea desplegar conmutadores basados en COUPE, incluidos los conmutadores de fotónica Ethernet Spectrum-X en la segunda mitad de 2026, utilizando la tecnología SoIC de TSMC ^R.

La tecnología: COUPE + SoIC-X

COUPE es fundamentalmente una innovación en empaquetado. Utiliza la tecnología avanzada SoIC-X (System on Integrated Chips) de TSMC para apilar un circuito integrado electrónico (EIC) directamente sobre un circuito integrado fotónico (PIC) mediante unión híbrida cobre-a-cobre ^STS. El EIC se produce en un nodo de proceso de clase 65nm, mientras que el PIC maneja la señalización óptica ^SS.

Esta integración heterogénea es el habilitador clave. Al unir los chips electrónico y fotónico con un paso de menos de diez micrómetros, TSMC afirma que COUPE ofrece una mejora de 5 a 10 veces en eficiencia energética, una latencia de 10 a 20 veces menor y una huella más compacta en comparación con los módulos ópticos conectables tradicionales ^T.

El enfoque ha atraído a un ecosistema más amplio. TSMC se ha asociado con los proveedores de herramientas EDA Ansys, Synopsys y Cadence para apoyar el diseño fotónico, y Himax ha sido confirmado como el proveedor exclusivo de matrices de microlentes para las dos primeras generaciones de COUPE ^SLM.

El mercado de CPO alcanza un punto de inflexión en 2026

2026 es ampliamente descrito como el año en que la óptica co-empaquetada (CPO) pasa de implementaciones piloto a la producción comercial a gran escala ^HG. Múltiples informes de investigación de mercado convergen en este cronograma: el mercado de CPO se estima entre 2.200 y 4.200 millones de dólares en 2026, con una tasa de crecimiento anual compuesta proyectada del 25 al 35% hasta 2031 ^G. IDTechEx proyecta que el mercado superará los 20.000 millones de dólares para 2036, creciendo a un CAGR del 37% ^I.

Los centros de datos de IA son el principal motor de demanda. El conmutador Ethernet Spectrum-6 de NVIDIA, presentado en el CES 2026, ofrece un ancho de banda agregado de 409,6 Tbps utilizando motores fotónicos de silicio integrados y reduce el consumo de energía de interconexión en 5 veces en comparación con la generación anterior ^M. Broadcom y Marvell también están desarrollando plataformas CPO dirigidas a 1,6T y más allá ^AP.

La historia de la eficiencia energética es convincente. Los sistemas tradicionales de cobre y conectables consumían de 12 a 15 picojulios por bit a principios de 2025, mientras que los nuevos sistemas CPO de Broadcom y NVIDIA operan a 5 pJ/bit o menos, con una hoja de ruta hacia menos de 1 pJ/bit ^MF.

Desafíos de rendimiento y limitaciones de empaquetado

El plan de expansión conlleva un riesgo significativo. Los informes citan un rendimiento hipotético de apilamiento SoIC de aproximadamente el 50% para la producción temprana, lo que efectivamente reduciría a la mitad el número de motores ópticos terminados en relación con los chips PIC en bruto ^T1. Cuando se tienen en cuenta las pérdidas de rendimiento en el ensamblaje posterior, los envíos reales de motores ópticos podrían ser sustancialmente menores: se estiman 39 millones de unidades con la capacidad actual, que aumentarían a 486 millones con el objetivo de 2028, frente a los 194 millones de chips en bruto ¹.

La capacidad de empaquetado avanzado es en sí misma un cuello de botella. La capacidad de CoWoS (Chip-on-Wafer-on-Substrate) de TSMC se ha agotado hasta 2026, y el CEO C.C. Wei ha reconocido públicamente que CoWoS sigue siendo extremadamente ajustado ^O. TSMC proyecta que la capacidad de CoWoS crecerá a más del 80% CAGR de 2022 a 2027, pero la fotónica de silicio ahora compite por el mismo complejo de empaquetado avanzado (CoWoS y SoIC) que ya está tenso por la integración de GPU y HBM ^TB. Los analistas de la industria describen la capacidad de fotónica de silicio de TSMC como el próximo cuello de botella probable en la cadena de suministro de IA después de CoWoS ^MB.

Resumen: Hoja de ruta de capacidad PIC de TSMC

La conclusión

TSMC está ejecutando una expansión de capacidad históricamente agresiva en fotónica de silicio, anclada en la plataforma COUPE/SoIC-X e impulsada por la demanda de los centros de datos de IA. El aumento de 500 a 25.000 obleas al mes en menos de tres años representa un incremento de 50 veces, con implicaciones para toda la cadena de suministro de hardware de IA. Sin embargo, la madurez del rendimiento —particularmente los rendimientos de apilamiento SoIC en el rango del ~50%— y el cuello de botella más amplio del empaquetado avanzado siguen siendo los mayores riesgos a corto plazo ^MHTM.

Si tiene éxito, la apuesta de TSMC por la luz consolidará su papel como fundición central para la tecnología de interconexión de la era de la IA, extendiendo su dominio más allá de la lógica y el empaquetado avanzado al dominio óptico.