bLLC son las siglas de Big Last-Level Cache (caché grande de último nivel). Las filtraciones la describen consistentemente como la respuesta directa de Intel al 3D V-Cache / X3D de AMD, con el objetivo de proporcionar un gran impulso en la caché L3 para juegos y cargas de trabajo sensibles a la memoria . El tamaño de la caché no es único para toda la gama, sino que se segmenta según la categoría del SKU :

• Core Ultra 9 (Insignia): Hasta 288 MB de bLLC, gracias a un diseño de dos 'tiles' (chiplets) (2 × 144 MB) .
• Core Ultra 7: Hasta 144 MB de bLLC, probablemente en un solo 'tile' de cómputo .
• Los detalles sobre la bLLC para los modelos inferiores Core Ultra 5 y Core Ultra 3 están menos respaldados por las filtraciones disponibles, aunque algunos informes sugieren que la bLLC podría aparecer en SKUs con el multiplicador bloqueado (sin la 'K') .

La ubicación de la bLLC en el anillo (ringbus) dentro de cada 'tile' de cómputo también es un detalle arquitectónico notable . Las afirmaciones de Intel sobre el rendimiento frente a la gama X3D de AMD no han sido verificadas por puntos de referencia independientes .

Configuraciones de núcleos y variantes de potencia

Insignia: Diseño de dos 'tiles' con 52 núcleos

Se informa que el SKU más potente de Nova Lake-S presenta un diseño de dos 'tiles' de cómputo con un total de 52 núcleos y 52 hilos (se dice que el hyperthreading se elimina en esta generación) . Las filtraciones coinciden en esta configuración :

• 16 núcleos de rendimiento 'Coyote Cove' (P-cores)
• 32 núcleos de eficiencia 'Arctic Wolf' (E-cores)
• 4 núcleos E de bajo consumo (LP-E)
• Total: 52 núcleos, 52 hilos

Una variante de 42 núcleos que se rumoreó anteriormente fue actualizada posteriormente a 44 núcleos . Esta nueva configuración se describe como 16 P-cores, 24 E-cores y 4 LP-E cores . Se cree que este cambio libera un 'tile' de cómputo completamente habilitado que podría integrarse en otros SKU .

Gama media: Diseños de un solo 'tile'

Por debajo de la insignia, se esperan SKU con un solo 'tile' de cómputo. Una configuración rumoreada destacada es una pieza de 28 núcleos, que a menudo se reporta como 8 P-cores + 16 E-cores + 4 LP-E cores . Se espera que estas piezas lleven la marca Core Ultra 7 y cuenten con 144 MB de bLLC . También se ha mencionado otra configuración, probablemente de 24 núcleos (4P+16E+4LPE) .

Gama de entrada

Los detalles para los modelos Core Ultra 5 y Core Ultra 3 de gama de entrada son menos concretos, pero las filtraciones sugieren configuraciones como 8P+16E+4LPE, 8P+12E+4LPE, 6P+8E+4LPE, 4P+8E+4LPE y 4P+4E+4LPE . Se espera que la mayoría sean piezas de un solo 'tile' y sin bLLC . Se rumorea que el consumo de energía de estos SKU inferiores será inferior a 125W .

Potencia y margen térmico

Las filtraciones indican que la gestión de la potencia y la térmica es un enfoque importante de ingeniería para la insignia de 52 núcleos . En la Computex 2026, los comentarios de la industria sugirieron que el chip incluiría capacidades de overclocking multinúcleo, lo que requeriría un margen térmico significativo . Intel no ha confirmado los TDP específicos .

Gama completa de escritorio Nova Lake-S

Se espera que la familia Nova Lake-S abarque desde la gama de entrada hasta la insignia, segmentada por número de 'tiles' de cómputo, tamaño de caché bLLC y recuento de núcleos :

Se informa que el silicio de cómputo para la insignia se fabricará en el proceso N2P de TSMC .

Plataforma: Zócalo, chipset y memoria

Zócalo LGA 1954

Todas las filtraciones fiables apuntan a un nuevo zócalo LGA 1954 para Nova Lake-S, reemplazando al LGA 1851 utilizado por Arrow Lake-S . Esto significa que las placas base actuales no serán compatibles .

Chipsets de la serie 900

Se espera que la plataforma se lance con los chipsets de la serie 900 de Intel . Los rumores del sector para entusiastas mencionan específicamente placas Z990 y Z970, junto con un chipset B960 para la gama media .

Soporte de memoria: DDR5-8000

Se espera que Nova Lake-S sea compatible de forma nativa con memoria DDR5-8000 . Esto representa un aumento del 25 % con respecto al soporte nativo DDR5-6400 de Arrow Lake-S . Es posible que los módulos de memoria utilicen los estándares CUDIMM y CQDIMM para alcanzar estas frecuencias más altas .

Cronograma de lanzamiento: un giro hacia el CES 2027

La ventana de lanzamiento de Nova Lake-S ha sido un objetivo cambiante, pasando de finales de 2026 a principios de 2027, según múltiples informes de filtraciones :

• Primeras filtraciones (2025): Apuntaban a finales de 2026 o una ventana amplia en 2026 .
• Filtración de febrero de 2026: Un filtrador destacado informó de un retraso hacia el CES 2027 .
• Comentarios en la Computex 2026 (junio de 2026): Fuentes de la industria sugirieron un lanzamiento en el primer trimestre de 2027, con el anuncio oficial esperado durante el CES 2027 y la disponibilidad minorista varias semanas después . Algunos informes sugieren que la insignia de 52 núcleos podría llegar 2-3 meses después del lanzamiento inicial del modelo de 28 núcleos, posiblemente alrededor de la Computex 2027 .

Lectura actual: El consenso más consistente basado en filtraciones apunta a un evento de lanzamiento en el primer trimestre de 2027 en el CES 2027, con disponibilidad minorista posterior . Intel no ha confirmado oficialmente ninguna fecha .

Advertencias importantes

• Nada está confirmado oficialmente por Intel. Los primeros detalles concretos sobre el zócalo, la placa base y el chipset siguen siendo a nivel de filtración .
• Los plazos de lanzamiento han cambiado varias veces y pueden seguir cambiando .
• El rendimiento de la bLLC frente al 3D V-Cache de AMD no está probado hasta que se disponga de puntos de referencia independientes .
• Algunas filtraciones no coinciden en el recuento de núcleos específico ni en los nombres de los SKU, por lo que los detalles exactos de la gama deben tratarse como especulativos .

bLLC son las siglas de Big Last-Level Cache (caché grande de último nivel). Las filtraciones la describen consistentemente como la respuesta directa de Intel al 3D V-Cache / X3D de AMD, con el objetivo de proporcionar un gran impulso en la caché L3 para juegos y cargas de trabajo sensibles a la memoria . El tamaño de la caché no es único para toda la gama, sino que se segmenta según la categoría del SKU :

• Core Ultra 9 (Insignia): Hasta 288 MB de bLLC, gracias a un diseño de dos 'tiles' (chiplets) (2 × 144 MB) .
• Core Ultra 7: Hasta 144 MB de bLLC, probablemente en un solo 'tile' de cómputo .
• Los detalles sobre la bLLC para los modelos inferiores Core Ultra 5 y Core Ultra 3 están menos respaldados por las filtraciones disponibles, aunque algunos informes sugieren que la bLLC podría aparecer en SKUs con el multiplicador bloqueado (sin la 'K') .

La ubicación de la bLLC en el anillo (ringbus) dentro de cada 'tile' de cómputo también es un detalle arquitectónico notable . Las afirmaciones de Intel sobre el rendimiento frente a la gama X3D de AMD no han sido verificadas por puntos de referencia independientes .

Configuraciones de núcleos y variantes de potencia

Insignia: Diseño de dos 'tiles' con 52 núcleos

Se informa que el SKU más potente de Nova Lake-S presenta un diseño de dos 'tiles' de cómputo con un total de 52 núcleos y 52 hilos (se dice que el hyperthreading se elimina en esta generación) . Las filtraciones coinciden en esta configuración :

• 16 núcleos de rendimiento 'Coyote Cove' (P-cores)
• 32 núcleos de eficiencia 'Arctic Wolf' (E-cores)
• 4 núcleos E de bajo consumo (LP-E)
• Total: 52 núcleos, 52 hilos

Una variante de 42 núcleos que se rumoreó anteriormente fue actualizada posteriormente a 44 núcleos . Esta nueva configuración se describe como 16 P-cores, 24 E-cores y 4 LP-E cores . Se cree que este cambio libera un 'tile' de cómputo completamente habilitado que podría integrarse en otros SKU .

Gama media: Diseños de un solo 'tile'

Por debajo de la insignia, se esperan SKU con un solo 'tile' de cómputo. Una configuración rumoreada destacada es una pieza de 28 núcleos, que a menudo se reporta como 8 P-cores + 16 E-cores + 4 LP-E cores . Se espera que estas piezas lleven la marca Core Ultra 7 y cuenten con 144 MB de bLLC . También se ha mencionado otra configuración, probablemente de 24 núcleos (4P+16E+4LPE) .

Gama de entrada

Los detalles para los modelos Core Ultra 5 y Core Ultra 3 de gama de entrada son menos concretos, pero las filtraciones sugieren configuraciones como 8P+16E+4LPE, 8P+12E+4LPE, 6P+8E+4LPE, 4P+8E+4LPE y 4P+4E+4LPE . Se espera que la mayoría sean piezas de un solo 'tile' y sin bLLC . Se rumorea que el consumo de energía de estos SKU inferiores será inferior a 125W .

Potencia y margen térmico

Las filtraciones indican que la gestión de la potencia y la térmica es un enfoque importante de ingeniería para la insignia de 52 núcleos . En la Computex 2026, los comentarios de la industria sugirieron que el chip incluiría capacidades de overclocking multinúcleo, lo que requeriría un margen térmico significativo . Intel no ha confirmado los TDP específicos .

Gama completa de escritorio Nova Lake-S

Se espera que la familia Nova Lake-S abarque desde la gama de entrada hasta la insignia, segmentada por número de 'tiles' de cómputo, tamaño de caché bLLC y recuento de núcleos :

Se informa que el silicio de cómputo para la insignia se fabricará en el proceso N2P de TSMC .

Plataforma: Zócalo, chipset y memoria

Zócalo LGA 1954

Todas las filtraciones fiables apuntan a un nuevo zócalo LGA 1954 para Nova Lake-S, reemplazando al LGA 1851 utilizado por Arrow Lake-S . Esto significa que las placas base actuales no serán compatibles .

Chipsets de la serie 900

Se espera que la plataforma se lance con los chipsets de la serie 900 de Intel . Los rumores del sector para entusiastas mencionan específicamente placas Z990 y Z970, junto con un chipset B960 para la gama media .

Soporte de memoria: DDR5-8000

Se espera que Nova Lake-S sea compatible de forma nativa con memoria DDR5-8000 . Esto representa un aumento del 25 % con respecto al soporte nativo DDR5-6400 de Arrow Lake-S . Es posible que los módulos de memoria utilicen los estándares CUDIMM y CQDIMM para alcanzar estas frecuencias más altas .

Cronograma de lanzamiento: un giro hacia el CES 2027

La ventana de lanzamiento de Nova Lake-S ha sido un objetivo cambiante, pasando de finales de 2026 a principios de 2027, según múltiples informes de filtraciones :

• Primeras filtraciones (2025): Apuntaban a finales de 2026 o una ventana amplia en 2026 .
• Filtración de febrero de 2026: Un filtrador destacado informó de un retraso hacia el CES 2027 .
• Comentarios en la Computex 2026 (junio de 2026): Fuentes de la industria sugirieron un lanzamiento en el primer trimestre de 2027, con el anuncio oficial esperado durante el CES 2027 y la disponibilidad minorista varias semanas después . Algunos informes sugieren que la insignia de 52 núcleos podría llegar 2-3 meses después del lanzamiento inicial del modelo de 28 núcleos, posiblemente alrededor de la Computex 2027 .

Lectura actual: El consenso más consistente basado en filtraciones apunta a un evento de lanzamiento en el primer trimestre de 2027 en el CES 2027, con disponibilidad minorista posterior . Intel no ha confirmado oficialmente ninguna fecha .

Advertencias importantes

• Nada está confirmado oficialmente por Intel. Los primeros detalles concretos sobre el zócalo, la placa base y el chipset siguen siendo a nivel de filtración .
• Los plazos de lanzamiento han cambiado varias veces y pueden seguir cambiando .
• El rendimiento de la bLLC frente al 3D V-Cache de AMD no está probado hasta que se disponga de puntos de referencia independientes .
• Algunas filtraciones no coinciden en el recuento de núcleos específico ni en los nombres de los SKU, por lo que los detalles exactos de la gama deben tratarse como especulativos .