Nvidia Rubin Ultra cancelado: el ambicioso chip de cuatro dados que no pudo fabricarse

El 30 de junio de 2026, la firma de investigación en semiconductores SemiAnalysis publicó una serie de afirmaciones interconectadas sobre la hoja de ruta del próximo acelerador de IA de Nvidia. El informe central —que Nvidia había cancelado su diseño de GPU más ambicioso apenas tres meses después de anunciarlo— sacudió a la industria de los chips. Pero el panorama completo es más matizado que una simple cancelación: revela a una empresa que equilibra una sólida fortaleza de ingresos a corto plazo con límites estructurales de fabricación, una erosión competitiva en su propia base de clientes y una estrategia de empaquetado a largo plazo en plena transformación.

Lo que informó SemiAnalysis: la cancelación del Rubin Ultra de cuatro chips

El 30 de junio de 2026, SemiAnalysis publicó en X que Nvidia había cancelado la versión original de cuatro chips (4-die) de su GPU Rubin Ultra, aproximadamente tres meses después de presentarla en la GTC 2026 . El diseño original requería cuatro chiplets de cómputo con 16 módulos de memoria HBM4E en un solo paquete avanzado, con un lanzamiento previsto para 2027 . SemiAnalysis afirmó que el "Rubin Ultra" de reemplazo se ha reducido aproximadamente a la mitad del tamaño, con un rendimiento real también reducido a la mitad .

La GPU Rubin estándar original utiliza 2 chips de cómputo más 8 módulos HBM4 . El Rubin Ultra era esencialmente dos chips Rubin fusionados en un solo paquete: 4 chips más 16 HBM4E . La versión reducida vuelve a la misma configuración de 2 chips + 8 HBM que el Rubin base .

Advertencia importante: Nvidia no ha emitido un comunicado oficial confirmando la cancelación, y algunos participantes del mercado argumentaron el 30 de junio que SemiAnalysis podría estar reflotando rumores de la cadena de suministro de abril de 2026, en lugar de informar algo nuevo . Los medios taiwaneses Ctee y Commercial Times ya habían informado sobre la revisión del diseño a principios de abril de 2026 .

Por qué TSMC no pudo construir el diseño original

La causa raíz de la cancelación fue la complejidad del empaquetado avanzado en TSMC:

• El paquete original de 4 chips se describió como 7,5–8 veces el límite de retícula de la litografía estándar, lo que generó graves problemas de rendimiento y fabricación .
• El proceso de empaquetado CoWoS-L de TSMC no podía manejar económicamente una interconexión monolítica de múltiples chips de este tamaño .
• En una configuración de 4 chips (2+2), el sustrato del paquete experimentaba deformación (warping): se doblaba en múltiples direcciones, impidiendo que los chiplets de cómputo hicieran contacto completo con el sustrato, lo que causaba fallos en la transmisión de señales .
• SemiAnalysis citó "preocupaciones sobre la ejecución de fabricación" —fundamentalmente, el diseño era demasiado ambicioso para las capacidades existentes del nodo de 3 nm y del empaquetado CoWoS-L .

Estimaciones de la industria (de una publicación en LinkedIn de un analista del sector) sugieren que el enfoque de 4 chips sufría de rendimientos de aproximadamente el 60% a nivel de paquete; se espera que el cambio a 2 chips eleve los rendimientos a aproximadamente el 85% y reduzca los costos por tarjeta en aproximadamente un 30% .

TSMC está explorando un nuevo enfoque de empaquetado llamado CoPoS (Chip-on-Panel-on-Substrate) que reemplaza el interpositor de silicio de ~300 mm con paneles cuadrados/rectangulares más grandes. Las especificaciones iniciales contemplan paneles de unos 310×310 mm, con escalabilidad futura a 515×510 mm o incluso 750×620 mm . Sin embargo, no se espera que CoPoS alcance la producción en masa hasta finales de 2028 o principios de 2029, demasiado tarde para la ventana de lanzamiento del Rubin Ultra en 2027 .

Cómo se compara la versión reducida de dos chips

Las diferencias de rendimiento y memoria entre el diseño original y el revisado se detallan en la siguiente tabla:

Métrica	Rubin Ultra original (4 chips)	Rubin Ultra revisado (2 chips)
Chiplets de cómputo	4	2
Memoria HBM	16 pilas HBM4E	8 pilas HBM4E
Tamaño del paquete	~7,5–8× límite de retícula	~1–2× límite de retícula
Rendimiento relativo	~100% (línea base)	~50% del objetivo original
Afirmación de rendimiento de Nvidia	"Rendimiento de IA sin precedentes mediante escalado de 4 chips" (GTC 2026)	3,5× mejora en inferencia frente a la generación anterior

Algunas fuentes de la industria taiwanesa (TrendForce / Commercial Times) informaron ya en abril de 2026 que la planificación de la cadena de suministro siempre fue para un diseño de 2 chips, lo que sugiere que el plan de 4 chips pudo haber sido un anuncio previo aspiracional que nunca alcanzó la viabilidad de producción . Se informa que Nvidia planea lograr el rendimiento original de 4 chips a nivel de placa/sistema en lugar del nivel de paquete, utilizando una configuración 2+2 donde dos paquetes separados de 2 chips se montan juntos en la misma placa de servidor .

Presiones competitivas: hiperescalares, ASIC y el foso de CUDA

SemiAnalysis destacó tres niveles de erosión competitiva en el mismo informe del 30 de junio :

• Chips internos de los hiperescalares: Los programas TPU de Google, Trainium de Amazon y Maia de Microsoft están ganando cuota de implementación dentro de sus propias nubes, desplazando directamente a las GPU de Nvidia para las cargas de trabajo de IA internas más grandes .
• El crecimiento de los ASIC personalizados supera a las GPU comerciales: Los datos de TrendForce citados por SemiAnalysis muestran que los envíos de ASIC de IA personalizados crecieron un 44,6% en 2026 frente al 16,1% de las GPU comerciales, el primer año en que el crecimiento de los ASIC supera al de las GPU . Los ASIC tienen una ventaja del 40–65% en el costo total de propiedad (TCO) en implementaciones de inferencia a largo plazo .
• El foso de CUDA se está erosionando: SemiAnalysis afirmó que la barrera del ecosistema CUDA de Nvidia se enfrenta a una erosión lenta pero constante a medida que los hiperescalares optimizan sus propias pilas de software y los marcos independientes del hardware (por ejemplo, Triton, ONNX Runtime, OpenXLA) reducen los costos de cambio lejos de CUDA .
• Empresas independientes de chips de IA como Groq, Cerebras y Etched también compiten en el mercado de inferencia de centros de datos, ofreciendo ASIC especializados que desafían la economía de inferencia de Nvidia .

Implicaciones más amplias para el negocio de centros de datos de Nvidia

La historia de la cancelación es solo la mitad de lo que SemiAnalysis publicó el 30 de junio. La firma también proyectó que los ingresos de cómputo del centro de datos de Nvidia en el segundo semestre de 2026 podrían ser un 20% superiores al consenso de Wall Street, principalmente porque se ha resuelto el cuello de botella en el suministro de HBM4 . Esto crea lo que la firma llamó una dinámica de "hielo y fuego": fuertes ingresos a corto plazo junto con una hoja de ruta insignia debilitada.

Implicaciones clave:

• Reinicio de la estrategia de empaquetado: La cancelación del Rubin Ultra indica que el escalado monolítico de múltiples chips más allá de 2 chiplets del tamaño de retícula en un solo paquete CoWoS sigue siendo inalcanzable con la tecnología actual de TSMC . Esto refuerza la necesidad de que Nvidia busque una desagregación a nivel de placa para las generaciones futuras.
• Ventana competitiva para AMD e hiperescalares: Con el Rubin Ultra de gama alta ofreciendo aproximadamente la mitad de su rendimiento prometido originalmente, la serie Instinct MI500 de AMD y los ASIC de los hiperescalares ganan una posición competitiva más fuerte en el extremo superior .
• Riesgo estructural de cuota de mercado: La opinión de SemiAnalysis es que la cuota de mercado de Nvidia está siendo erosionada por Trainium, TPU y otros, y el rediseño del Rubin Ultra acelera ese riesgo al aplazar el próximo gran salto arquitectónico de Nvidia .

El resultado final

El informe de SemiAnalysis del 30 de junio de 2026 pintó un panorama complejo: Nvidia se enfrenta a limitaciones de fabricación reales que obligaron a rediseñar un producto estrella, pero la compañía también tiene un fuerte impulso de ingresos a corto plazo. Las amenazas competitivas del silicio personalizado de los hiperescalares y del software independiente del marco son reales y medibles, pero la posición de mercado dominante de Nvidia significa que estos riesgos se desarrollan a lo largo de años, no de trimestres. Si la cancelación del Rubin Ultra es un error puntual de empaquetado o el comienzo de un cambio competitivo estructural dependerá de si el empaquetado CoPoS de próxima generación de TSMC puede ofrecer el escalado de múltiples chips que CoWoS-L no pudo.