Socio de diseño: el rol en expansión de MediaTek

MediaTek se ha adjudicado un pedido exclusivo para el chip Triggerfish . Este pedido tiene un precio unitario aproximadamente un 30% más alto que el del chip Humufish base , lo que indica una colaboración más profunda que va más allá del simple suministro de componentes. Kuo señala que esto valida aún más a MediaTek como el socio preferido de Google para toda la generación TPU v9, lo que sugiere que MediaTek está asumiendo más trabajo arquitectónico y de integración, un cambio hacia la colaboración en el diseño a nivel de sistema .

Principales mejoras técnicas

Triggerfish introduce tres cambios arquitectónicos principales en comparación con el actual TPU v9 (Humufish):

• SRAM en el chip: Aumentada de 2 a 3 veces. Esto permite que una mayor parte del "conjunto de trabajo activo" de un agente de IA o modelo de RL permanezca localmente en el chip, reduciendo la necesidad de buscar datos en la memoria externa, que es más lenta. El resultado es un menor costo de movimiento de datos y una mayor eficiencia durante la decodificación de latencia ultrabaja .
• DRAM fuera del chip: Actualizada de HBM4 a la nueva generación HBM4E. Esto proporciona un mayor ancho de banda de memoria para la inferencia a gran escala .
• Nuevo dado de simulación: Se añade un dado de simulación/analógico dedicado específicamente para cargas de trabajo de RL y agentes de IA. Sus posibles funciones incluyen la gestión local del TPU, el cambio entre modos de entrenamiento e inferencia, y la colaboración en aprendizaje por refuerzo con agentes de IA .

Estos cambios atacan directamente los cuellos de botella comunes en los ASIC de IA, conocidos como "CPU wall" y "memory wall" .

Enfocado en Agentes de IA y Aprendizaje por Refuerzo

Triggerfish está diseñado explícitamente para la próxima ola de cargas de trabajo de IA: los agentes de IA y el aprendizaje por refuerzo .

• La mayor SRAM significa que más del estado activo de un agente (la memoria de trabajo necesaria para el razonamiento de múltiples pasos) puede permanecer en el chip, reduciendo drásticamente la latencia.
• El nuevo dado de simulación es un acelerador de hardware optimizado para los bucles de aprendizaje de prueba y error que definen los sistemas basados en RL y agentes.
• La memoria HBM4E asegura que, cuando los datos deben salir del chip, puedan moverse al mayor ancho de banda posible.

Este enfoque se alinea con la estrategia de IA más amplia de Google. Como se señala en la propia documentación de Google Cloud, "El cambio a la IA Agéntica requiere una infraestructura capaz de razonamiento en múltiples pasos y aprendizaje por refuerzo continuo". Los TPU están diseñados para "romper el 'muro de memoria' de la inferencia alojando grandes cachés KV completamente en el silicio, utilizando SRAM en el chip expandida" .

Cronograma de producción y volúmenes

Según la encuesta de la cadena de suministro de Kuo:

Estos volúmenes son relativamente modestos en comparación con el TPU v9 base, lo que refleja la posición de Triggerfish como una actualización dirigida a cargas de trabajo de inferencia específicas y de alto valor, en lugar de un reemplazo masivo.

Cómo encaja Triggerfish en la estrategia de Google frente a Nvidia

Triggerfish es parte de la estrategia de largo plazo de Google para desarrollar silicio personalizado interno (TPU) y reducir su dependencia de las GPU de Nvidia para cargas de trabajo de IA .

Al mejorar el TPU v9 en lugar de esperar a un v10 completo, Google puede iterar más rápido en mejoras específicas para la inferencia en cargas de trabajo emergentes como los agentes de IA y el RL, áreas donde las GPU de propósito general de Nvidia podrían estar sobredimensionadas para la inferencia pura .

El chip está diseñado para la "maximización del cómputo efectivo", manteniendo los datos activos en el chip para reducir el costo y la latencia, compitiendo directamente en el costo total de inferencia contra el hardware de clase H100/B200 de Nvidia .

Advertencias clave

Todos los detalles provienen de una sola encuesta de analista (Ming-Chi Kuo, TF International Securities, 22 de junio de 2026). Google no ha confirmado el nombre clave Triggerfish, las especificaciones ni el cronograma. Los precios, volúmenes y la exclusividad de la sociedad no han sido verificados por las empresas involucradas. Hasta que Google haga un anuncio oficial, esta información debe tratarse como un informe creíble pero no confirmado de la industria.

Socio de diseño: el rol en expansión de MediaTek

MediaTek se ha adjudicado un pedido exclusivo para el chip Triggerfish . Este pedido tiene un precio unitario aproximadamente un 30% más alto que el del chip Humufish base , lo que indica una colaboración más profunda que va más allá del simple suministro de componentes. Kuo señala que esto valida aún más a MediaTek como el socio preferido de Google para toda la generación TPU v9, lo que sugiere que MediaTek está asumiendo más trabajo arquitectónico y de integración, un cambio hacia la colaboración en el diseño a nivel de sistema .

Principales mejoras técnicas

Triggerfish introduce tres cambios arquitectónicos principales en comparación con el actual TPU v9 (Humufish):

• SRAM en el chip: Aumentada de 2 a 3 veces. Esto permite que una mayor parte del "conjunto de trabajo activo" de un agente de IA o modelo de RL permanezca localmente en el chip, reduciendo la necesidad de buscar datos en la memoria externa, que es más lenta. El resultado es un menor costo de movimiento de datos y una mayor eficiencia durante la decodificación de latencia ultrabaja .
• DRAM fuera del chip: Actualizada de HBM4 a la nueva generación HBM4E. Esto proporciona un mayor ancho de banda de memoria para la inferencia a gran escala .
• Nuevo dado de simulación: Se añade un dado de simulación/analógico dedicado específicamente para cargas de trabajo de RL y agentes de IA. Sus posibles funciones incluyen la gestión local del TPU, el cambio entre modos de entrenamiento e inferencia, y la colaboración en aprendizaje por refuerzo con agentes de IA .

Estos cambios atacan directamente los cuellos de botella comunes en los ASIC de IA, conocidos como "CPU wall" y "memory wall" .

Enfocado en Agentes de IA y Aprendizaje por Refuerzo

Triggerfish está diseñado explícitamente para la próxima ola de cargas de trabajo de IA: los agentes de IA y el aprendizaje por refuerzo .

• La mayor SRAM significa que más del estado activo de un agente (la memoria de trabajo necesaria para el razonamiento de múltiples pasos) puede permanecer en el chip, reduciendo drásticamente la latencia.
• El nuevo dado de simulación es un acelerador de hardware optimizado para los bucles de aprendizaje de prueba y error que definen los sistemas basados en RL y agentes.
• La memoria HBM4E asegura que, cuando los datos deben salir del chip, puedan moverse al mayor ancho de banda posible.

Este enfoque se alinea con la estrategia de IA más amplia de Google. Como se señala en la propia documentación de Google Cloud, "El cambio a la IA Agéntica requiere una infraestructura capaz de razonamiento en múltiples pasos y aprendizaje por refuerzo continuo". Los TPU están diseñados para "romper el 'muro de memoria' de la inferencia alojando grandes cachés KV completamente en el silicio, utilizando SRAM en el chip expandida" .

Cronograma de producción y volúmenes

Según la encuesta de la cadena de suministro de Kuo:

Estos volúmenes son relativamente modestos en comparación con el TPU v9 base, lo que refleja la posición de Triggerfish como una actualización dirigida a cargas de trabajo de inferencia específicas y de alto valor, en lugar de un reemplazo masivo.

Cómo encaja Triggerfish en la estrategia de Google frente a Nvidia

Triggerfish es parte de la estrategia de largo plazo de Google para desarrollar silicio personalizado interno (TPU) y reducir su dependencia de las GPU de Nvidia para cargas de trabajo de IA .

Al mejorar el TPU v9 en lugar de esperar a un v10 completo, Google puede iterar más rápido en mejoras específicas para la inferencia en cargas de trabajo emergentes como los agentes de IA y el RL, áreas donde las GPU de propósito general de Nvidia podrían estar sobredimensionadas para la inferencia pura .

El chip está diseñado para la "maximización del cómputo efectivo", manteniendo los datos activos en el chip para reducir el costo y la latencia, compitiendo directamente en el costo total de inferencia contra el hardware de clase H100/B200 de Nvidia .

Advertencias clave

Todos los detalles provienen de una sola encuesta de analista (Ming-Chi Kuo, TF International Securities, 22 de junio de 2026). Google no ha confirmado el nombre clave Triggerfish, las especificaciones ni el cronograma. Los precios, volúmenes y la exclusividad de la sociedad no han sido verificados por las empresas involucradas. Hasta que Google haga un anuncio oficial, esta información debe tratarse como un informe creíble pero no confirmado de la industria.