La apuesta de Huawei por ganar tiempo, no solo miniaturizar chips

Huawei presenta su Ley de Escalado Tau (τ) como una forma distinta de avanzar en semiconductores. En vez de centrar todo el progreso en hacer cada transistor más pequeño, sitúa el foco en el tiempo que necesitan las señales y los datos para recorrer circuitos y sistemas de computación.

La propuesta tiene una importancia estratégica evidente: las restricciones de acceso a herramientas de litografía de última generación han llevado a Huawei a buscar mejoras mediante arquitectura, interconexiones e integración del sistema. 718

Del tamaño del transistor al tiempo de la señal

Durante décadas, la industria ha mejorado los chips reduciendo las dimensiones de fabricación y concentrando más transistores en la misma superficie. Huawei sostiene que, cuando las dimensiones se aproximan a la escala atómica, los retrasos en el cableado interno y en el movimiento de datos pasan a ser un cuello de botella cada vez más relevante.

La Ley Tau propone sustituir el énfasis exclusivo en el escalado geométrico por un escalado temporal: reducir de forma sistemática el retardo de propagación de las señales y el tiempo de ejecución a escala de dispositivo, circuito, chip y sistema. 718

No implica que miniaturizar transistores haya dejado de ser útil. La afirmación de Huawei es más acotada: el rendimiento, la eficiencia energética y la densidad también pueden mejorar mediante una mejor organización de la lógica, el cableado y la integración, reduciendo la dependencia absoluta del nodo de litografía más avanzado. 717

Qué es LogicFolding y cómo encaja en la estrategia

LogicFolding es la arquitectura que Huawei vincula a la Ley Tau. Según los anuncios de la compañía y la cobertura especializada, reorganiza la lógica en tres dimensiones para acercar entre sí los bloques que intercambian datos con mayor frecuencia. Con ello se acortarían largos recorridos horizontales de cableado y se reduciría el retraso en las rutas críticas de señal. 479

La hoja de ruta anunciada contempla un chip de dos capas en 2026 y una evolución a tres capas para 2031. Huawei y las informaciones relacionadas asocian ese recorrido con una meta de alrededor de un 55 % más de densidad de transistores y una densidad «equivalente a 1,4 nm». 345

El término «equivalente» es esencial. Se trata de una densidad lograda a través de arquitectura 3D e integración avanzada, no de un anuncio de fabricación de transistores mediante un proceso de grabado real de 1,4 nm. Además, es un objetivo para 2031, no una capacidad actual de producción verificada de forma independiente. 513

Qué pruebas hay de que se esté aplicando

Huawei presentó públicamente la Ley Tau y LogicFolding durante el IEEE International Symposium on Circuits and Systems, celebrado en Shanghái en mayo de 2026. En su comunicado oficial, la empresa explica que el principio busca comprimir el retardo de propagación de señales y mejorar gradualmente la densidad de transistores. 7

La empresa también ha declarado que diseñó y fabricó en masa 381 chips en un periodo de seis años con esta aproximación más amplia. Esa declaración apunta a que Huawei no presenta la Ley Tau solo como un marco teórico. Sin embargo, las referencias públicas disponibles no ofrecen un inventario independiente de esos chips, datos de rendimiento de fabricación —el porcentaje de chips funcionales por oblea— ni comparativas de rendimiento por vatio que aíslen el efecto de esta metodología. 12

Respecto a Kirin, los reportes describen la intención de comercializar el primer chip LogicFolding de dos capas en 2026. Una hoja de ruta posterior también extiende el concepto a futuros aceleradores de inteligencia artificial Ascend. Son señales relevantes de implementación, pero siguen siendo anuncios corporativos y planes de producto mientras no haya información completa sobre dispositivos finales. 4519

La fabricación será la prueba real

Sobre el papel, la integración 3D puede reducir la distancia que recorren las señales. Pero no elimina los problemas de fabricación. Informes independientes destacan desafíos relacionados con la gestión térmica, las herramientas EDA —software empleado para diseñar chips— y los rendimientos de producción. 25

En la práctica, también serán necesarias interconexiones verticales fiables, procesos de prueba adecuados, posibilidades de reparación y unos costes de encapsulado asumibles. Por eso, el criterio de éxito no debería ser solo una etiqueta de nodo «equivalente».

La validación más sólida llegaría con mediciones independientes en productos comerciales que demuestren:

• mejor rendimiento por vatio en cargas de trabajo reales;
• rendimientos de fabricación altos y repetibles;
• fiabilidad térmica y durabilidad a largo plazo;
• y un coste total competitivo, con capacidad local suficiente de fabricación y encapsulado.

Una vía estratégica bajo restricciones tecnológicas

La Ley Tau encaja en el intento de Huawei de progresar sin depender exclusivamente del acceso a los equipos de litografía más avanzados. Reuters describió la iniciativa como una búsqueda de una ruta alternativa al modelo de reducción continua del tamaño de los transistores. 1718

El fundador de Huawei, Ren Zhengfei, ha presentado este marco como crucial para la supervivencia y la salida de la empresa frente a las restricciones. Eso ilustra el peso estratégico que la compañía le atribuye, pero no equivale a una demostración independiente de superioridad técnica a gran escala. 21

Por otro lado, los reportes sobre las fuertes ventas de la serie Mate 80 —con estimaciones de más de 8 millones de unidades a finales de julio de 2026— sugieren una demanda comercial relevante para el ecosistema prémium de Huawei. Esas cifras proceden de seguimiento de mercado, no de divulgaciones corporativas auditadas, y por sí solas no prueban la eficacia de la Ley Tau.

La idea de fondo es plausible como dirección de diseño: cuando el movimiento de datos limita el avance de la computación, reducir la latencia en varios niveles del sistema tiene valor real. La cuestión abierta es si LogicFolding podrá convertir ese principio en una ventaja de producción y coste sostenible frente a los nodos punteros de las grandes fundiciones de chips.