Por qué Jensen Huang considera revolucionario el enfoque Tau de Huawei, pero no una amenaza para TSMC

El mensaje de Jensen Huang desde Taiwán fue más matizado que despectivo: la Tau Scaling Law de Huawei representa un avance significativo para Huawei, pero no supone, por ahora, una amenaza para TSMC. Su argumento es que Huawei está aplicando una estrategia prometedora de integración 3D a un problema que TSMC y otros fabricantes llevan años estudiando y desarrollando. 6713

La diferencia es importante porque el anuncio de Huawei se ha interpretado en ocasiones como una señal de que la empresa ya habría alcanzado una fabricación de 2, 1 o incluso 1,4 nanómetros. La evidencia disponible apunta a una conclusión más limitada: Huawei ha propuesto una forma de mejorar la densidad efectiva y la velocidad de las señales sin depender exclusivamente de nuevos saltos de miniaturización litográfica. Sin embargo, la arquitectura todavía debe demostrar su rendimiento, rendimiento de fabricación, comportamiento térmico y viabilidad económica a gran escala. 1317

Qué pretende cambiar la Tau Scaling Law de Huawei

La evolución tradicional de los semiconductores se ha centrado, en gran medida, en fabricar transistores cada vez más pequeños. La Tau Scaling Law propone otro objetivo: acelerar el movimiento de las señales reduciendo el retraso de propagación entre dispositivos, circuitos, chips y sistemas. La letra griega τ hace referencia precisamente al tiempo asociado a ese retraso. 25

La técnica arquitectónica que Huawei presentó junto a este principio se llama LogicFolding. Su objetivo es reorganizar circuitos que normalmente se distribuyen en una superficie plana y bidimensional para convertirlos en estructuras verticales más estrechamente conectadas. Así, las funciones lógicas, analógicas y de memoria pueden situarse más cerca unas de otras, acortando las rutas críticas de las señales y aumentando la densidad efectiva sin exigir necesariamente un nuevo nodo de fabricación. 127

Los informes sobre las declaraciones de Huang describen un enfoque basado en el apilamiento de chiplets y la unión híbrida —una técnica que conecta capas o troqueles con interconexiones de alta densidad— para aumentar el número de transistores de un chip. En teoría, ese recuento podría duplicarse, triplicarse o incluso cuadruplicarse sin reducir el ancho de línea del proceso semiconductor. Son capacidades atribuidas a la propuesta, no resultados verificados de forma independiente en un producto comercial. 612

Por qué Huang lo calificó de avance para Huawei

Para Huawei, el atractivo de esta estrategia es técnico, pero también geopolítico. Una arquitectura capaz de extraer más rendimiento o densidad de los procesos de fabricación disponibles podría ofrecerle otra vía de desarrollo mientras el acceso a determinadas herramientas avanzadas de fabricación de chips continúa restringido. Huawei ha afirmado que sus chips de alta gama podrían alcanzar en 2031 una densidad de transistores equivalente a la de un proceso de 1,4 nanómetros. 417

Si llegara a cumplirse, sería un resultado relevante. Demostraría que la arquitectura del sistema, las interconexiones y el encapsulado avanzado pueden complementar la miniaturización de los transistores cuando reducir sus dimensiones resulta cada vez más difícil o menos accesible.

Pero decir “equivalente a 1,4 nanómetros” no significa fabricar transistores en un proceso real de 1,4 nanómetros. El objetivo de Huawei se refiere a una equivalencia de densidad de transistores, y los informes disponibles señalan que la empresa no presentó datos independientes que demostraran un rendimiento general, eficiencia energética, rendimiento de fabricación o fiabilidad comparables a los de un proceso puntero de esa clase. 1317

Por qué dijo que no era una amenaza para TSMC

La comparación de Huang se centró sobre todo en la madurez tecnológica y la capacidad de ejecución. TSMC lleva años desarrollando el apilamiento de troqueles, la integración 3D y el encapsulado avanzado como complementos de la miniaturización convencional. Según los informes sobre sus declaraciones, Huang afirmó que TSMC y Taiwán cuentan con tecnologías relacionadas desde hace aproximadamente una década. 71213

La respuesta de TSMC marcó una diferencia similar: la compañía describió la propuesta de Huawei como “escalado 3D, no revolucionario”. También subrayó que el encapsulado avanzado, el apilamiento de chips y otros métodos de integración están adquiriendo una importancia creciente junto con las mejoras continuas en la densidad de los transistores.

Eso no vuelve irrelevante el trabajo de Huawei. Significa que LogicFolding no sustituye automáticamente la tecnología de procesos ni el ecosistema de fabricación de TSMC. TSMC puede combinar transistores más pequeños con encapsulado avanzado, mientras Huawei presenta la integración vertical como una alternativa más central a la miniaturización geométrica.

Por eso, la verdadera pregunta competitiva no es quién ha descubierto la integración 3D. Es quién puede diseñar, fabricar, unir, probar, obtener buenos rendimientos de producción y escalar el sistema completo de forma fiable y rentable.

Los grandes riesgos técnicos todavía están por delante

Un diseño apilado puede acortar las rutas de las señales, pero añadir capas verticales también crea problemas de ingeniería complejos. El calor debe extraerse de una estructura más densa; las fases de unión y procesamiento posterior deben alcanzar altos niveles de rendimiento de fabricación; y el sistema resultante debe poder verificarse y probarse correctamente. Las herramientas de automatización del diseño electrónico (EDA), la gestión térmica, la reparabilidad y la producción masiva pueden complicarse a medida que se integran más funciones verticalmente. 136

Estos desafíos son especialmente importantes porque el principal hito próximo de Huawei sigue siendo un plan. La empresa ha dicho que los chips Kirin para teléfonos inteligentes con una arquitectura Tau llamada LogicFolding están previstos para el otoño de 2026, pero los informes señalan que todavía no se han presentado resultados de pruebas comparativas independientes ni se ha confirmado un historial de fabricación masiva a gran volumen. 317

Qué habrá que observar a continuación

La primera prueba relevante será comprobar si un chip Kirin basado en LogicFolding ofrece ventajas medibles en productos reales y no solo en proyecciones arquitectónicas. Los datos más útiles incluirían pruebas de rendimiento independientes, mediciones de consumo, comportamiento térmico sostenido, rendimiento de fabricación y pruebas de que Huawei puede producir el diseño a un volumen comercial significativo.

El examen a más largo plazo será el objetivo de densidad previsto para 2031. Incluso si Huawei alcanza una densidad de transistores equivalente a 1,4 nanómetros, ese resultado deberá analizarse por separado del nombre del nodo de proceso. El rendimiento de un chip depende de mucho más que del número de transistores: también influyen el retraso de las interconexiones, el acceso a la memoria, la distribución eléctrica, la refrigeración, el software, la calidad del encapsulado y la consistencia de la producción.

La conclusión

La posición atribuida a Huang puede resumirse así: la Tau Scaling Law de Huawei podría ser un gran avance interno porque ofrece una vía creíble para mejorar la densidad y la velocidad de las señales utilizando procesos de fabricación menos avanzados, pero todavía no representa una amenaza inmediata para las capacidades de TSMC en fabricación y encapsulado de vanguardia. 613

La interpretación más prudente no es que Huawei ya haya alcanzado una fabricación de 2, 1 o 1,4 nanómetros. Lo que ha hecho es proponer una estrategia arquitectónica 3D capaz, en teoría, de extraer más rendimiento útil y densidad de procesos menos avanzados. Ahora debe demostrarlo con resultados independientes y una producción fiable a gran escala. 1317